-
公开(公告)号：CN114824082A
公开(公告)日：2022-07-29
申请号：CN202110120159.7
申请日：2021-01-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108
Abstract: 本发明提供了一种半导体结构，包括：衬底；位于衬底上的多个筒状电容；所述筒状电容包括下电极，其中，所述下电极包括第一下电极、第二下电极和第三下电极；所述第一下电极与第三下电极围成具有一端开口的第一筒状结构；所述第二下电极与第三下电极围成具有一端开口的第二筒状结构；所述第一筒状结构与第二筒状结构构成为横向截面为“8”字形结构；覆盖所述下电极的介质层，以及覆盖所述介质层的上电极，本发明了提高了电容结构的电容量。
-
公开(公告)号：CN114334973A
公开(公告)日：2022-04-12
申请号：CN202011065517.0
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578 , H01L21/205
Abstract: 本发明涉及一种半导体结构及其制备方法和半导体器件。一种半导体结构，包括：半导体基底，所述半导体基底上包括具有有源区和沟槽；所述沟槽底部表面含有氧等离子体处理层；所述沟槽顶部表面含有氢离子处理层；自所述含有氢离子处理层的沟槽顶部表面到所述含有氧等离子体处理层的沟槽底部表面形成有非共形硅膜。本发明对沟槽的顶部和低部进行了不同化学处理，使沟槽顶部和底部结合硅膜的厚度因硅成核的速度不同而不同，因此最终形成的非共形膜在沟槽顶部和底部有差异，解决了现有技术中台阶覆盖率无法调整的问题。
-
公开(公告)号：CN112077084A
公开(公告)日：2020-12-15
申请号：CN202010691355.5
申请日：2020-07-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明属于除尘设备技术领域，具体涉及一种除尘管道及具有该除尘管道的扩散设备。本实施方式中的除尘管道包括管体和至少一个吹气单元，管体的内部设有用于排气气流流动的管腔，吹气单元用于与气源相连通，吹气单元上的至少部分结构设于管腔内，吹气单元设于管腔内的至少部分结构上设有至少一个吹气孔。根据本申请中的除尘管道，将吹气单元与气源相连通，通过吹气孔向管体的管腔内通入除尘气流，除尘气流冲击附着在管体的内壁上的灰尘杂质并使灰尘杂质脱落，最终将管腔内的灰尘杂质随排气气流一同排出管腔，保证管腔的内部的排气气流的通畅，减少或避免管腔内部堵塞现象的发生，提高设备运行的可靠性。
-
公开(公告)号：CN111900150A
公开(公告)日：2020-11-06
申请号：CN202010604961.9
申请日：2020-06-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及电容及其制备方法、应用。电容中SiGe膜的沉积方法，包括：先向半导体基底上供应硅烷系气体，再供应SiGe膜所需的前驱体气体，进行沉积。本发明可以避免SiGe晶体应力对下层膜的损伤，减少电流泄露，提高电容量和器件运行速度。
-
公开(公告)号：CN111900075A
公开(公告)日：2020-11-06
申请号：CN202010575071.X
申请日：2020-06-22
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02 , H01L27/108
Abstract: 本发明涉及一种氮化硅膜及其沉积方法、半导体器件。一种氮化硅膜的沉积方法，包括：采用原子层沉积法，以氨气为反应气体，与气相硅源反应以在载体上沉积氮化硅膜；其中，在每个沉积循环中，在供应气相硅源之后和供应氨气之前进行以下工序：先进行1秒以上的吹扫，然后降低反应室内气压；并且所述沉积的反应温度为630℃以上。本发明通过加强吹扫、抽真空以及提高温度的操作提高氮化硅膜Si3N4的强度，从而解决后续氧化或蚀刻工艺对氮化硅膜的损伤问题。
-
Patent Agency Ranking
公开(公告)号：CN111575799A
公开(公告)日：2020-08-25
申请号：CN202010276309.9
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明属于晶圆加工设备技术领域，具体涉及一种气流扩散装置及扩散炉。所述气流扩散装置包括外壳，设于所述外壳的内部的内管，所述内管包括处于不同竖直高度的第一端和第二端，且所述第一端高于所述第二端设置；设于所述第一端的盖体，所述盖体与所述内管相连或所述盖体为所述内管的一部分，所述盖体上设有气流过孔。
-
公开(公告)号：CN111564365A
公开(公告)日：2020-08-21
申请号：CN202010280439.X
申请日：2020-04-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/205 , H01L21/8242
Abstract: 本发明涉及一种沉积薄膜的方法及其应用、形成半导体有源区的方法。一种沉积薄膜的方法，包括下列步骤：在载体表面上沉积籽晶层，然后除杂，再沉积薄膜；其中，所述除杂采用氢气气氛下退火处理或远程氢等离子体表面处理。该方法可以除去碳、氮杂质，提高薄膜表面的均匀性。
-
公开(公告)号：CN114743972A
公开(公告)日：2022-07-12
申请号：CN202110020454.5
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/02
Abstract: 本发明涉及一种多晶硅接触薄膜的沉积方法。一种多晶硅接触薄膜的沉积方法，包括：提供一待沉积多晶硅接触薄膜的半导体结构；向所述半导体结构通入氢气进行烘烤，烘烤温度为400～600℃，压力为0.1～10torr；然后在所述半导体结构上沉积多晶硅薄膜。本发明能够高效率地清除衬底上氧化层杂质，避免氧化层杂质对多晶硅接触薄膜电阻的不利影响，实现良好的欧姆接触，提高电性能。
-
公开(公告)号：CN114695249A
公开(公告)日：2022-07-01
申请号：CN202011580002.4
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/8242
Abstract: 本发明涉及一种接触部、位线、存储节点和DRAM的制造方法。一种接触部的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层；在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。将该方法用于位线、存储节点和DRAM的制造中。本发明通过将硅单晶化有效降低了掺杂硅的电阻，从而广泛应用各类器件的制备中，尤其用于导线的制作中。
-
公开(公告)号：CN114628333A
公开(公告)日：2022-06-14
申请号：CN202011443548.5
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 一种半导体器件的制备方法，包括以下步骤：提供一半导体衬底，在半导体衬底上形成多个栅极结构，所述栅极结构含有金属材料；将形成有栅极结构的半导体器件置于腔室中，升高腔室内的温度至一预设温度，向腔室中通入反应气体，所述反应气体为氮气，并保持预设时间以完成合金化处理。在合金化处理过程中采用惰性气体，避免活跃气体的使用导致的部分气体渗透到其他膜层使得电容器漏电，从而提高半导体器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.057 seconds)
