公开(公告)号：CN115768107A

公开(公告)日：2023-03-07

申请号：CN202111026608.8

申请日：2021-09-02

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 慎寿范 ,  李俊杰 ,  周娜 ,  洪欣 ,  杨兵 ,  王桂磊

IPC: H10B12/00 ,  H10N97/00

Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，以使得电容器所包括的下电极的阻抗满足预设方案的要求，提高电容器的工作性能。所述半导体器件包括：基底、电容器和支撑结构。电容器形成在基底上。支撑结构环绕在电容器所包括的下电极的外周。支撑结构上开设有刻蚀图案。下电极与刻蚀图案相对应的部分的顶部轮廓为弧形轮廓。所述半导体器件的制造方法用于制造所述半导体器件。

公开(公告)号：CN114038911A

公开(公告)日：2022-02-11

申请号：CN202111230264.2

申请日：2021-10-20

Applicant: 中国科学院微电子研究所

Inventor： 李俊杰 ,  罗军 ,  王文武 ,  杨涛 ,  李永亮 ,  周娜 ,  高建峰 ,  殷华湘 ,  张静 ,  洪欣

IPC: H01L29/775 ,  H01L29/78 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

Abstract: 本发明公开一种半导体器件及其制备方法、电子设备，涉及半导件技术领域，用于解决现有内侧墙对源漏间寄生电容的调控作用不明显，导致的源极和漏区之间的寄生电容过大的技术问题。所述半导体器件包括衬底，形成在所述衬底上的源区、漏区以及形成在所述源区和所述漏区之间的多个层叠设置的第一叠层结构；其中，每个所述第一叠层结构包括沟道层以及形成在所述沟道层上的栅极结构，所述沟道层与所述源区和所述漏区相连接，所述栅极结构与所述源区和所述漏区之间均具有内侧墙；所述内侧墙的介电常数小于目标数值。