-
公开(公告)号：CN102111132A
公开(公告)日：2011-06-29
申请号：CN201110004192.X
申请日：2011-01-11
Applicant: 东南大学
IPC: H03K5/156
CPC classification number: H03K3/017 , H03K5/1565
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比，直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构，在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
公开(公告)号：CN101901020A
公开(公告)日：2010-12-01
申请号：CN201010200378.8
申请日：2010-06-13
Applicant: 东南大学
IPC: G05F3/30
Abstract: 基于高阶温度补偿的低温漂CMOS带隙基准电压源，其特征在于该电源包括启动电路(1)，一阶温度补偿基准电压产生电路(2)，第一误差放大器(3)及高阶温度补偿基准电压产生电路(4)，高阶温度补偿电流产生电路(5)，调节模块电路(6)；高阶温度补偿电流产生电路(5)的直流电输入端分别连接直流电源Vcc；高阶温度补偿电流产生电路(5)的第一输出端同时与启动电路(1)的第二输入端和第一误差放大器(3)的第三输入端相连；高阶温度补偿基准电压产生电路(4)的输出端就是一阶温度补偿基准电压产生电路(2)的第一输出端，与高阶温度补偿电流产生电路(5)的第一输入端相连。
-
公开(公告)号：CN101478300B
公开(公告)日：2010-09-15
申请号：CN200910029129.4
申请日：2009-01-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存储器、流水线型处理器等)对系统时钟的占空比进行校正，该电路中输入缓冲级(10)的输入端接待校准的原始输入时钟信号(CKI)；输入缓冲级(10)的输出端信号为缓冲后的输入时钟信号(CKB)，半周期延迟线HCDL(20)的输出端信号即半周期延迟时钟信号(CKD)，以及匹配延迟线(30)的输出端信号即匹配延时时钟信号(CKM)分别接RS触发器(40)的复位输入端R和置位输入端S；RS触发器(40)的输出端Q处信号即为校准后的具有50％占空比校准时钟信号(CKO)；输入缓冲级(10)的作用是保障时钟信号对后续电路的扇出能力。
-
公开(公告)号：CN102347767B
公开(公告)日：2014-01-08
申请号：CN201110153735.4
申请日：2011-06-09
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种数模混合模式时钟占空比校准电路，其特征在于：该电路包括脉冲发生器（1）、半周期延迟线（2）、RS触发器（3）、单端到差分转换电路（4）、数模混合电荷泵（5）和误差放大器（6）；其中，脉冲发生器（1）的输入端接待校准的原始输入时钟信号（CKI）；脉冲发生器（1）的输出端信号为缓冲后的输入时钟脉冲信号（CKB），该信号同时连接至半周期延迟线（2）的时钟输入端和RS触发器（3）的置位输入端（S）。本发明克服了传统的纯数字方式占空比校准电路调整所存在的离散型，实现占空比连续调整，且采用全数字工艺，在消耗更小的面积和功耗的情况下得到更高的调整精度。
-
公开(公告)号：CN101834587A
公开(公告)日：2010-09-15
申请号：CN201010164358.X
申请日：2010-05-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 本发明公布了一种预充电逻辑数字时钟占空比校准电路，包括输入缓冲级BUF、周期延迟线HCDL、匹配延迟线MDL、RS触发器和电源控制模块PM。本发明占空比校准电路具有快速建立(1.5个时钟周期)、相对稳定、占空比校正误差无累计效应；相对于一些基于数字检测和调整方式的占空比校准电路，本发明采用一种差分预充电逻辑来构造基本延迟单元，使其具有更小的延迟时间，从而显著提高电路的工作频率上限和校准精度。本发明使用了全新结构的RS触发器，实现了对从置位端到输出端、以及从复位端到输出端路径延时的更精确的匹配，以及在各个工艺角条件下保持一致的特性。
-
Patent Agency Ranking
公开(公告)号：CN101794159A
公开(公告)日：2010-08-04
申请号：CN201010120181.3
申请日：2010-03-08
Applicant: 东南大学
IPC: G05F3/20
Abstract: 一种高电源电压抑制比的带隙基准电压源包括启动电路(1)，正负温度系数电流产生电路(2)，运放(3)及基准电压产生电路(4)；启动电路(1)，正负温度系数电流产生电路(2)，运放(3)及基准电压产生电路(4)的直流电输入端分别连接直流电源Vcc，启动电路(1)的输出端接正负温度系数电流产生电路(2)的第一输入端，正负温度系数电流产生电路(2)的第一输出端与运放(3)的第一输入端相连，正负温度系数电流产生电路(2)的第二输出端与运放(3)的第二输入端相连，正负温度系数电流产生电路(2)的第三输出端与基准电压产生电路(4)的第一输入端相连接，运放(3)的第一输出端接正负温度系数电流产生电路(2)的第二输入端。
-
公开(公告)号：CN101478300A
公开(公告)日：2009-07-08
申请号：CN200910029129.4
申请日：2009-01-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存储器、流水线型处理器等)对系统时钟的占空比进行校正，该电路中输入缓冲级(10)的输入端接待校准的原始输入时钟信号(CKI)；输入缓冲级(10)的输出端信号为缓冲后的输入时钟信号(CKB)，半周期延迟线HCDL(20)的输出端信号即半周期延迟时钟信号(CKD)，以及匹配延迟线(30)的输出端信号即匹配延时时钟信号(CKM)分别接RS触发器(40)的复位输入端R和置位输入端S；RS触发器(40)的输出端Q处信号即为校准后的具有50％占空比校准时钟信号(CKO)；输入缓冲级(10)的作用是保障时钟信号对后续电路的扇出能力。
-
公开(公告)号：CN102045067B
公开(公告)日：2013-01-30
申请号：CN201110006240.9
申请日：2011-01-13
Applicant: 东南大学
Abstract: 一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，可以在不改变SAR ADC中比较器等效输入噪声的前提下，通过校准算法及ADC可以有效的改善ADC的整体输出信噪比。本技术方案中，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期的DAC电容；在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。
-
公开(公告)号：CN101794159B
公开(公告)日：2012-05-23
申请号：CN201010120181.3
申请日：2010-03-08
Applicant: 东南大学
IPC: G05F3/20
Abstract: 一种高电源电压抑制比的带隙基准电压源包括启动电路(1)，正负温度系数电流产生电路(2)，运放(3)及基准电压产生电路(4)；启动电路(1)，正负温度系数电流产生电路(2)，运放(3)及基准电压产生电路(4)的直流电输入端分别连接直流电源Vcc，启动电路(1)的输出端接正负温度系数电流产生电路(2)的第一输入端，正负温度系数电流产生电路(2)的第一输出端与运放(3)的第一输入端相连，正负温度系数电流产生电路(2)的第二输出端与运放(3)的第二输入端相连，正负温度系数电流产生电路(2)的第三输出端与基准电压产生电路(4)的第一输入端相连接，运放(3)的第一输出端接正负温度系数电流产生电路(2)的第二输入端。
-
公开(公告)号：CN102347767A
公开(公告)日：2012-02-08
申请号：CN201110153735.4
申请日：2011-06-09
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种数模混合模式时钟占空比校准电路，其特征在于：该电路包括脉冲发生器（1）、半周期延迟线（2）、RS触发器（3）、单端到差分转换电路（4）、数模混合电荷泵（5）和误差放大器（6）；其中，脉冲发生器（1）的输入端接待校准的原始输入时钟信号（CKI）；脉冲发生器（1）的输出端信号为缓冲后的输入时钟脉冲信号（CKB），该信号同时连接至半周期延迟线（2）的时钟输入端和RS触发器（3）的置位输入端（S）。本发明克服了传统的纯数字方式占空比校准电路调整所存在的离散型，实现占空比连续调整，且采用全数字工艺，在消耗更小的面积和功耗的情况下得到更高的调整精度。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.03 seconds)
