-
公开(公告)号：CN115659887B
公开(公告)日：2023-08-29
申请号：CN202211362803.2
申请日：2022-11-02
Applicant: 东南大学
IPC: G06F30/3315 , G06F17/13
Abstract: 本发明提出一种低电压标准逻辑单元门延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性。首先，根据工艺参数，晶体管宽度Wn、晶体管长度L、热电压vt、阈值电压Vth，以及经验参数n、I0、γ、λ，建立亚阈值电压下晶体管的沟道电流模型。其次，基于基尔霍夫电流定律，通过晶体管沟道电流模型建立标准逻辑门单元(反相器、二输入与非门、二输入或非门)输出电压随时间变化的解析式。最后，根据输出电压解析式，计算出标准逻辑单元门的延时。
-
公开(公告)号：CN114239444A
公开(公告)日：2022-03-25
申请号：CN202111570389.X
申请日：2021-12-21
Applicant: 东南大学
IPC: G06F30/327 , G06F30/3312 , G06F115/02
Abstract: 本发明提出一种基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均‑最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。
-
公开(公告)号：CN107678734B
公开(公告)日：2020-12-08
申请号：CN201710789634.3
申请日：2017-09-05
Applicant: 东南大学苏州研究院
Abstract: 本发明公开了一种基于遗传算法的CPU基准测试程序集构造方法，可针对目标应用程序生成一套基准测试程序集。包括以下步骤：应用程序按固定指令数切片并按片段提取微架构无关特征；根据程序片段微架构无关特征的相似性对程序片段进行聚类，并提取典型片段；根据典型片段的特征值范围设计模板，使用遗传算法对典型片段进行模板匹配，确定模板类型及迭代次数；使用分组顺序拼接法将选定模板拼接成基准测试程序，最终构造出基准测试程序集。本发明通过程序片段的相似性分析去除了程序中特征冗余的片段，通过构造模板库，采用遗传算法获得最优模板组合，使合成的测试程序具有更高的代表性，有效缩减了基准测试程序的执行时间。
-
公开(公告)号：CN111581909A
公开(公告)日：2020-08-25
申请号：CN202010293923.6
申请日：2020-04-15
Applicant: 东南大学
IPC: G06F30/398 , G06F17/18 , G06F119/02
Abstract: 本发明公开了一种基于改进的自适应重要性采样的存储器电路良率评估方法，该方法可以快速精准地评估SRAM单元静态指标和动态指标的失效率。该方法包括：提取代工厂提供的PDK中MOS管的相关工艺参数，通过超球面采样采N个失效点；利用该N个失效点构造N个联合正态分布，并建立相应的混合正态分布作为扭曲的采样函数；在每次迭代中，从前一次的N个联合正态分布产生N个样本点；计算失效率的无偏估计和样本的权重值；归一化样本的权重值，并根据权重值重新进行采样，用重采样的值更新位置参数；完成一轮迭代后，判断是否进行了方差修正，如果没有，利用EM算法更新协方差矩阵，再重新开始迭代；直到相对偏差小于0.1；否则结束算法，输出最终结果。
-
公开(公告)号：CN104135242B
公开(公告)日：2017-03-15
申请号：CN201410352822.6
申请日：2014-07-23
Applicant: 东南大学
IPC: H03G3/20
Abstract: 本发明公开了一种基于指数函数近似的dB线性可变增益放大器，采用电流互补的思想，采用开关控制实现增益变化，实现函数(1+X)/(1-X)的近似，得到在该函数指数线性范围内的增益控制。本发明的可变增益放大器的基本结构是基于跨导结构的放大器，其增益为等效的输入跨导与等效的负载跨导的比值。本发明从通过电路构建近似的指数函数的角度，通过开关选择不同的输入等效跨导和负载等效跨导的比值，实现了具有dB线性的可变增益放大器。其中由于电路结构的对称性，输入与负载可以互换，从而扩大了电路的增益变化范围。该可变增益放大器结构简单，具有较精确的增益值。
-
Patent Agency Ranking
公开(公告)号：CN103036516B
公开(公告)日：2015-09-16
申请号：CN201210591649.6
申请日：2012-12-31
Applicant: 东南大学
IPC: H03F3/45
Abstract: 本发明公开了一种低电源电压下高共模抑制比运算放大器，该运算放大器包含主跨导级电路、从跨导级电路、第一级负载电路和第二级放大电路；其中，主跨导级电路包括第五P型金属氧化物晶体管、第六P型金属氧化物晶体管、第七P型金属氧化物晶体管、第四N型金属氧化物晶体管和第五N型金属氧化物晶体管；从跨导级电路包括第二P型金属氧化物晶体管、第三P型金属氧化物晶体管、第四P型金属氧化物晶体管、第二N型金属氧化物晶体管和第三N型金属氧化物晶体管；第二级放大电路包括第一P型金属氧化物晶体管、第一N型金属氧化物晶体管、第一电容和第一电阻。该结构的运算放大器能够在低电源电压下保证高共模抑制比和高电源抑制比的特性。
-
公开(公告)号：CN103308076B
公开(公告)日：2015-07-29
申请号：CN201310201528.0
申请日：2013-05-24
Applicant: 东南大学
Abstract: 本发明提出一种频率电压转换电路，主要包括逻辑控制电路和主体电路，其中使用固定电流对电容充电并通过延迟放电，将充电电容上的峰值电压保存一段时间以便采集电容采集并存储该电压值，同时为尽量避免采样开关对充电电容的影响，使用源跟随器作为高速缓冲器隔离充电电容和采样电路，并通过基于运算放大器的反馈电路消除由源跟随器引入的采样电平移位，使输出电压恢复充电电容上的峰值电压。由于引入了高速缓冲器隔离充电电容和采集开关，本发明相对于传统充电式F-V转换器具有更高的精度，同时由于延迟放电和缓冲器的高带宽，本发明可以在宽输入频率范围下可靠工作。
-
-
公开(公告)号：CN103279162B
公开(公告)日：2015-01-28
申请号：CN201310137478.4
申请日：2013-04-19
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明涉及基准电压缓冲器，为了解决现有技术充放电速度慢、功耗大的缺点，本发明通过增加放电电流控制电路和充电电流控制电路，若负载电容处于放电的时钟相位，则放电电流控制电路中的CMOS开关阵列闭合，加快负载电容上面的电容泄放，使电容上的电压很快的下降；若负载电容处于充电的时钟相位，充电电流控制电路中CMOS开关阵列闭合，为电容提供额外的充电电路。本发明可以驱动非常大的负载电容，并在较短的时间内即可建立要求的电压精度。
-
公开(公告)号：CN104135242A
公开(公告)日：2014-11-05
申请号：CN201410352822.6
申请日：2014-07-23
Applicant: 东南大学
IPC: H03G3/20
Abstract: 本发明公开了一种基于指数函数近似的dB线性可变增益放大器，采用电流互补的思想，采用开关控制实现增益变化，实现函数(1+X)/(1-X)的近似，得到在该函数指数线性范围内的增益控制。本发明的可变增益放大器的基本结构是基于跨导结构的放大器，其增益为等效的输入跨导与等效的负载跨导的比值。本发明从通过电路构建近似的指数函数的角度，通过开关选择不同的输入等效跨导和负载等效跨导的比值，实现了具有dB线性的可变增益放大器。其中由于电路结构的对称性，输入与负载可以互换，从而扩大了电路的增益变化范围。该可变增益放大器结构简单，具有较精确的增益值。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.024 seconds)
