-
公开(公告)号：CN101478300B
公开(公告)日：2010-09-15
申请号：CN200910029129.4
申请日：2009-01-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存储器、流水线型处理器等)对系统时钟的占空比进行校正，该电路中输入缓冲级(10)的输入端接待校准的原始输入时钟信号(CKI)；输入缓冲级(10)的输出端信号为缓冲后的输入时钟信号(CKB)，半周期延迟线HCDL(20)的输出端信号即半周期延迟时钟信号(CKD)，以及匹配延迟线(30)的输出端信号即匹配延时时钟信号(CKM)分别接RS触发器(40)的复位输入端R和置位输入端S；RS触发器(40)的输出端Q处信号即为校准后的具有50％占空比校准时钟信号(CKO)；输入缓冲级(10)的作用是保障时钟信号对后续电路的扇出能力。
-
公开(公告)号：CN101034890A
公开(公告)日：2007-09-12
申请号：CN200710020386.2
申请日：2007-02-16
Applicant: 东南大学
IPC: H03M1/38
Abstract: 用于逐次逼近型模数转换器的失调位补偿电路，属于数模混合信号处理技术领域，该电路中的比较器输出产生电路和失调位补偿产生电路的第一输入端接第一时钟信号，比较器输出产生电路和失调位补偿产生电路的第二输入端接比较器比较结果，比较器输出产生电路的输出端和失调位补偿产生电路的输出端分别对应连接模数转换器输出调整电路的两个输入端，模数转换器输出调整电路的时钟输入端接入第二时钟信号，从模数转换器输出调整电路的输出端引出模数转换器的输出数据信号和溢出信号。该电路设置的置位功能，提高了模数转换器的转换速度，同时通过增加补偿位和利用输出调整电路对输出信号进行调整，消除提前置位所可能引起的误差并产生溢出信号。
-
公开(公告)号：CN101227184B
公开(公告)日：2011-06-22
申请号：CN200810020653.0
申请日：2008-02-19
Applicant: 东南大学
IPC: H03K5/156
Abstract: 高速占空比校准电路适用于各种高速通信传输中时钟占空比校正的应用场合，如双数据率、SRAM和流水线型处理器等，该电路中输入缓冲级(10)的输入端接输入信号(CKI)；输入缓冲级的输出同时接倒相器(20)、2-1MUX(30)的第二输入端和第一占空比检测(40)的输入端；倒相器的输出端接2-1MUX(30)的第一输入端；第一占空比检测的输出端接2-1MUX(30)的第三输入端；2-1MUX(30)的输出(CKS)接占空比微调电路(50)；占空比微调电路的输出(CKD)接调整级(60)的第一输入端，调整级(60)的输出接至输出缓冲器(70)；输出时钟(CKO)反馈至第二占空比检测(80)的输入端；第二占空比检测(80)的输出端接调整级的第二输入端。
-
公开(公告)号：CN101546998A
公开(公告)日：2009-09-30
申请号：CN200910030786.0
申请日：2009-04-15
Applicant: 东南大学
IPC: H03K17/687
Abstract: 一种高精度栅源跟随采样开关电路涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种高精度栅源跟随采样开关设计方法及其开关电路：通过增加驱动电路，避免了SHA的运放直接驱动栅压导通开关电路中的电容，从而通过提高存储电压电容容值，就可以提高采样开关的栅端和源端的电压，减小MOS开关的导通电阻，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。
-
公开(公告)号：CN101546998B
公开(公告)日：2011-04-27
申请号：CN200910030786.0
申请日：2009-04-15
Applicant: 东南大学
IPC: H03K17/687
Abstract: 一种高精度栅源跟随采样开关电路涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种高精度栅源跟随采样开关设计方法及其开关电路：通过增加驱动电路，避免了SHA的运放直接驱动栅压导通开关电路中的电容，从而通过提高存储电压电容容值，就可以提高采样开关的栅端和源端的电压，减小MOS开关的导通电阻，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。
-
Patent Agency Ranking
公开(公告)号：CN101110585A
公开(公告)日：2008-01-23
申请号：CN200710025686.X
申请日：2007-08-14
Applicant: 东南大学
IPC: H03K17/687
Abstract: 一种改进的栅源跟随采样开关设计方法，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。按所述方法设计的开关电路，设有时钟倍乘电路、栅压导通开关和采样开关，其特征在于，用一个电容代替栅压导通开关电路中的一个NMOS管，并在栅压导通开关电路中增加了一个PMOS管。
-
公开(公告)号：CN101110585B
公开(公告)日：2010-05-19
申请号：CN200710025686.X
申请日：2007-08-14
Applicant: 东南大学
IPC: H03K17/687
Abstract: 一种改进的栅源跟随采样开关设计方法，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。按所述方法设计的开关电路，设有时钟倍乘电路、栅压导通开关和采样开关，其特征在于，用一个电容代替栅压导通开关电路中的一个NMOS管，并在栅压导通开关电路中增加了一个PMOS管。
-
公开(公告)号：CN100544211C
公开(公告)日：2009-09-23
申请号：CN200710020386.2
申请日：2007-02-16
Applicant: 东南大学
IPC: H03M1/38
Abstract: 用于逐次逼近型模数转换器的失调位补偿电路，属于数模混合信号处理技术领域，该电路中的比较器输出产生电路和失调位补偿产生电路的第一输入端接第一时钟信号，比较器输出产生电路和失调位补偿产生电路的第二输入端接比较器比较结果，比较器输出产生电路的输出端和失调位补偿产生电路的输出端分别对应连接模数转换器输出调整电路的两个输入端，模数转换器输出调整电路的时钟输入端接入第二时钟信号，从模数转换器输出调整电路的输出端引出模数转换器的输出数据信号和溢出信号。该电路设置的置位功能，提高了模数转换器的转换速度，同时通过增加补偿位和利用输出调整电路对输出信号进行调整，消除提前置位所可能引起的误差并产生溢出信号。
-
公开(公告)号：CN101478300A
公开(公告)日：2009-07-08
申请号：CN200910029129.4
申请日：2009-01-06
Applicant: 东南大学
IPC: H03K5/156
Abstract: 数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存储器、流水线型处理器等)对系统时钟的占空比进行校正，该电路中输入缓冲级(10)的输入端接待校准的原始输入时钟信号(CKI)；输入缓冲级(10)的输出端信号为缓冲后的输入时钟信号(CKB)，半周期延迟线HCDL(20)的输出端信号即半周期延迟时钟信号(CKD)，以及匹配延迟线(30)的输出端信号即匹配延时时钟信号(CKM)分别接RS触发器(40)的复位输入端R和置位输入端S；RS触发器(40)的输出端Q处信号即为校准后的具有50％占空比校准时钟信号(CKO)；输入缓冲级(10)的作用是保障时钟信号对后续电路的扇出能力。
-
公开(公告)号：CN101227184A
公开(公告)日：2008-07-23
申请号：CN200810020653.0
申请日：2008-02-19
Applicant: 东南大学
IPC: H03K5/156
Abstract: 高速占空比校准电路适用于各种高速通信传输中时钟占空比校正的应用场合，如双数据率、SRAM和流水线型处理器等，该电路中输入缓冲级(10)的输入端接输入信号(CKI)；输入缓冲级的输出同时接倒相器(20)、2－1MUX(30)的第二输入端和第一占空比检测(40)的输入端；倒相器的输出端接2－1MUX(30)的第一输入端；第一占空比检测的输出端接2－1MUX(30)的第三输入端；2－1MUX(30)的输出(CKS)接占空比微调电路(50)；占空比微调电路的输出(CKD)接调整级(60)的第一输入端，调整级(60)的输出接至输出缓冲器(70)；输出时钟(CKO)反馈至第二占空比检测(80)的输入端；第二占空比检测(80)的输出端接调整级的第二输入端。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.016 seconds)
