-
公开(公告)号：CN102111132A
公开(公告)日：2011-06-29
申请号：CN201110004192.X
申请日：2011-01-11
Applicant: 东南大学
IPC: H03K5/156
CPC classification number: H03K3/017 , H03K5/1565
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比，直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构，在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
公开(公告)号：CN102075145B
公开(公告)日：2013-06-05
申请号：CN201110004289.0
申请日：2011-01-11
Applicant: 东南大学
IPC: H03D7/14
Abstract: 一种高线性度折叠镜像混频器，采用电流镜内嵌双平衡开关对的结构。跨导级的射频电流在电流镜和双平衡开关对的共同作用下，产生变频后的中频电流信号，其大小与射频电流成镜像比例关系；随后该电流在负载电阻上形成输出电压。由于电流镜的比例复制特性，该混频器比采用级联结构的折叠式吉尔伯特混频器具有更好的线性度。此外，传统混频器大多为从电源到地分别为跨导级、混频开关对、负载级的层叠结构。该混频器实现了跨导级、混频级、负载级的并列级联，适合于低电源电压应用场合。
-
公开(公告)号：CN102111132B
公开(公告)日：2013-01-30
申请号：CN201110004192.X
申请日：2011-01-11
Applicant: 东南大学
IPC: H03K5/156
CPC classification number: H03K3/017 , H03K5/1565
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比，直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构，在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
Patent Agency Ranking
公开(公告)号：CN102075145A
公开(公告)日：2011-05-25
申请号：CN201110004289.0
申请日：2011-01-11
Applicant: 东南大学
IPC: H03D7/14
Abstract: 一种高线性度折叠镜像混频器，采用电流镜内嵌双平衡开关对的结构。跨导级的射频电流在电流镜和双平衡开关对的共同作用下，产生变频后的中频电流信号，其大小与射频电流成镜像比例关系；随后该电流在负载电阻上形成输出电压。由于电流镜的比例复制特性，该混频器比采用级联结构的折叠式吉尔伯特混频器具有更好的线性度。此外，传统混频器大多为从电源到地分别为跨导级、混频开关对、负载级的层叠结构。该混频器实现了跨导级、混频级、负载级的并列级联，适合于低电源电压应用场合。
-
公开(公告)号：CN102045067B
公开(公告)日：2013-01-30
申请号：CN201110006240.9
申请日：2011-01-13
Applicant: 东南大学
Abstract: 一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，可以在不改变SAR ADC中比较器等效输入噪声的前提下，通过校准算法及ADC可以有效的改善ADC的整体输出信噪比。本技术方案中，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期的DAC电容；在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。
-
公开(公告)号：CN102045067A
公开(公告)日：2011-05-04
申请号：CN201110006240.9
申请日：2011-01-13
Applicant: 东南大学
Abstract: 一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，可以在不改变SAR ADC中比较器等效输入噪声的前提下，通过校准算法及ADC可以有效的改善ADC的整体输出信噪比。本技术方案中，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期的DAC电容；在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。
-
公开(公告)号：CN201918969U
公开(公告)日：2011-08-03
申请号：CN201120006448.6
申请日：2011-01-11
Applicant: 东南大学
IPC: H03K5/156
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比，直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构，在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
公开(公告)号：CN201910768U
公开(公告)日：2011-07-27
申请号：CN201120006874.X
申请日：2011-01-11
Applicant: 东南大学
IPC: H03D7/14
Abstract: 一种高线性度折叠镜像混频器，采用电流镜内嵌双平衡开关对的结构。跨导级的射频电流在电流镜和双平衡开关对的共同作用下，产生变频后的中频电流信号，其大小与射频电流成镜像比例关系；随后该电流在负载电阻上形成输出电压。由于电流镜的比例复制特性，该混频器比采用级联结构的折叠式吉尔伯特混频器具有更好的线性度。此外，传统混频器大多为从电源到地分别为跨导级、混频开关对、负载级的层叠结构。该混频器实现了跨导级、混频级、负载级的并列级联，适合于低电源电压应用场合。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
