-
公开(公告)号：CN116482935A
公开(公告)日：2023-07-25
申请号：CN202211535262.9
申请日：2022-12-02
Abstract: 本发明涉及一种形成图案的方法。该方法包括：在基板上涂覆含金属的抗蚀剂组合物，沿着基板的边缘顺序地涂覆两种类型的用于去除边缘珠粒的组合物，执行包括干燥和加热的热处理以在基板上形成含金属的抗蚀剂膜，以及对该含金属的抗蚀剂膜进行曝光和显影以形成抗蚀剂图案；或在基板上涂覆含金属的抗蚀剂组合物，沿着基板的边缘涂覆用于去除边缘珠粒的组合物，执行包括干燥和加热的热处理以在基板上形成含金属的抗蚀剂膜，曝光含金属的抗蚀剂膜，以及用显影液组合物显影以形成抗蚀剂图案，其中，两种类型的用于去除边缘珠粒的组合物和显影液组合物的细节如说明书中所述。
-
公开(公告)号：CN115881731A
公开(公告)日：2023-03-31
申请号：CN202211129273.7
申请日：2022-09-16
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/528 , H01L23/48
Abstract: 一种半导体器件包括：有源区，在衬底上沿第一方向延伸；栅电极，与有源区相交并沿垂直于第一方向的第二方向延伸；接触结构，在栅电极的一侧设置在有源区上并沿第二方向延伸；以及第一过孔，设置在接触结构上以连接到接触结构，并且第一过孔具有在第二方向上的长度大于在第一方向上的长度的形状。多个第一金属互连被设置，多个第一金属互连在第一过孔上沿第一方向延伸并连接到第一过孔。第二过孔被设置，第二过孔设置在多个第一金属互连上以连接到多个第一金属互连，并且第二过孔具有在第二方向上的长度大于在第一方向上的长度的形状。
-
公开(公告)号：CN106469724B
公开(公告)日：2021-10-19
申请号：CN201610685667.9
申请日：2016-08-18
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 本发明提供了一种半导体装置，该半导体装置包括：衬底，其具有第一逻辑单元、第二逻辑单元和第三逻辑单元；有源图案，其设置在第一逻辑单元至第三逻辑单元中的每一个中，以从衬底突出；以及栅极结构，其与有源图案交叉。第二逻辑单元和第三逻辑单元在第一方向上彼此间隔开，并且第一逻辑单元介于它们之间。有源图案在第一方向上排列，并且在与第一方向交叉的第二方向上延伸。当在第一方向上测量时，分别在第一逻辑单元和第二逻辑单元中的最邻近的一对有源图案之间的距离与分别在第一逻辑单元和第三逻辑单元中的最邻近的一对有源图案之间的距离不同。
-
公开(公告)号：CN106876365B
公开(公告)日：2021-05-04
申请号：CN201610939502.X
申请日：2016-10-24
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 一种逻辑半导体器件，包括：多个有源图案，在水平方向上延伸并且在垂直方向上彼此间隔开；隔离层，限定所述有源图案；在有源图案和隔离层上在垂直方向上延伸的多个栅极图案，所述栅极图案在水平方向上彼此间隔开；多个下配线，在栅极图案上方在水平方向上延伸；多个上配线，在下配线上方在垂直方向上延伸；贯穿接触，连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案，贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。
-
公开(公告)号：CN109216346A
公开(公告)日：2019-01-15
申请号：CN201810251133.4
申请日：2018-03-26
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/535 , H01L21/768
Abstract: 一种集成电路器件可以包括：鳍型有源区域，在基板上在第一方向上延伸；绝缘分隔结构，在鳍型有源区域上在与第一方向交叉的第二方向上延伸；一对分开的栅线，彼此间隔开而使绝缘分隔结构在其间，并在第二方向上延伸以与绝缘分隔结构对准；一对源极/漏极区域，位于鳍型有源区域上并彼此间隔开而使绝缘分隔结构位于其间；以及跨接接触，位于绝缘分隔结构之上并且连接在所述一对源极/漏极区域之间。
-
Patent Agency Ranking
公开(公告)号：CN109037215A
公开(公告)日：2018-12-18
申请号：CN201810475600.1
申请日：2018-05-17
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：第一逻辑单元及第二逻辑单元，在衬底上在第一方向上彼此相邻；栅极电极，在第一逻辑单元及第二逻辑单元的每一者中在第一方向上延伸；电源线，在第一逻辑单元与第二逻辑单元之间的边界处在第二方向上延伸；以及连接结构，将电源线电连接到第一逻辑单元的有源图案及第二逻辑单元的有源图案。连接结构位于电源线下方且从第一逻辑单元延伸到第二逻辑单元。连接结构的顶表面处于比栅极电极的顶表面的水平高度高的水平高度。在本发明的半导体器件中，单个连接结构可将电源线电连接到不同逻辑单元的源极/漏极区。由此，半导体器件的集成度可因此得到提高且制造可因此得到简化。
-
公开(公告)号：CN107919358A
公开(公告)日：2018-04-17
申请号：CN201710880103.5
申请日：2017-09-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L23/535 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L21/76889 , H01L21/76895 , H01L21/76897 , H01L21/823431 , H01L21/823475 , H01L21/823481 , H01L21/845 , H01L27/088 , H01L27/0886 , H01L27/1211 , H01L29/0649 , H01L29/0847 , H01L29/41791 , H01L29/66545 , H01L29/785
Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：在衬底上的栅极结构；分别在衬底的邻近栅极结构的部分上的源极/漏极层；分别接触源极/漏极层的上表面的第一接触插塞；接触栅极结构中的一个的第二接触插塞，第二接触插塞的侧壁由绝缘间隔物覆盖；以及共同地接触栅极结构中的至少一个的上表面和第一接触插塞中的至少一个的第三接触插塞，第三接触插塞的侧壁的至少一部分不被绝缘间隔物覆盖。
-
公开(公告)号：CN110504265B
公开(公告)日：2025-05-06
申请号：CN201910202048.3
申请日：2019-03-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：顺序设置在衬底上的第一单元至第四单元；第一扩散中断结构至第三扩散中断结构；配置为从衬底突出的第一鳍结构，第一鳍结构包括由第一扩散中断结构至第三扩散中断结构彼此分开的第一鳍至第四鳍；第二鳍结构，配置为从衬底突出，与第一鳍结构间隔开，第二鳍结构包括由第一扩散中断结构至第三扩散中断结构彼此分开的第五鳍至第八鳍；第一栅电极至第四栅电极，分别设置在第一单元至第四单元中，并且第一单元、第二单元和第四单元中的每一个中的鳍的数量是两个。
-
公开(公告)号：CN108172571B
公开(公告)日：2023-01-10
申请号：CN201711283666.2
申请日：2017-12-07
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种集成电路(IC)器件包括至少一个标准单元。该至少一个标准单元包括：第一有源区和第二有源区，分别设置在虚设区域的两侧的每个上，第一有源区和第二有源区具有不同的导电类型并在第一方向上延伸；第一栅线和第二栅线，在垂直于第一方向的第二方向上平行于彼此延伸跨过第一有源区和第二有源区；第一旁路互连结构，配置为电连接第一栅线与第二栅线；以及第二旁路互连结构，配置为电连接第二栅线与第一栅线。第一旁路互连结构和第二旁路互连结构包括在第一方向上延伸的下互连层、在第二方向上延伸的上互连层以及接触通路。
-
公开(公告)号：CN107154357B
公开(公告)日：2021-08-17
申请号：CN201710094905.3
申请日：2017-02-16
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/06
Abstract: 本发明提供了半导体器件的制造方法。半导体器件的制造方法包括：加载第一布局，其中第一布局包括第一有源区和第一虚设区，并且第一有源区包括具有第一宽度的鳍型图案设计；通过用纳米线结构设计替代鳍型图案设计而产生第二布局；以及通过使用第二布局而形成纳米线结构设计，其中第二布局包括与第一有源区相同尺寸的第二有源区以及与第一虚设区相同尺寸的第二虚设区，纳米线结构设计的纳米线结构具有大于第一宽度的第二宽度。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.035 seconds)
