公开(公告)号：CN108063139B

公开(公告)日：2023-08-08

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。

公开(公告)号：CN107731921B

公开(公告)日：2022-05-24

申请号：CN201710325741.0

申请日：2017-05-10

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  金昶和 ,  河大元

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L27/02 ,  H01L23/535

Abstract: 本发明提供一种包含接触结构的半导体装置。半导体装置包含限定下部有源区的隔离区。第一源极/漏极区和第二源极/漏极区以及第一栅极电极和第二栅极电极在下部有源区上。第一源极/漏极区和第二源极/漏极区邻近于彼此。第一栅极遮盖图案和第二栅极遮盖图案分别在第一栅极电极和第二栅极电极上。第一接触结构和第二接触结构分别在第一源极/漏极区和第二源极/漏极区上。下部绝缘图案在第一源极/漏极区与第二源极/漏极区之间。上部绝缘图案在第一接触结构与第二接触结构之间。氧化硅具有相对于形成上部绝缘图案、第一栅极遮盖图案以及第二栅极遮盖图案的绝缘材料的刻蚀选择性。

公开(公告)号：CN113224162A

公开(公告)日：2021-08-06

申请号：CN202110148536.8

申请日：2021-02-03

Applicant: 三星电子株式会社

Inventor： 金旻奎 ,  全辉璨

IPC: H01L29/78 ,  H01L21/36 ,  H01L27/06

Abstract: 提供了形成集成电路器件的方法。该方法可以包括在衬底上形成下部结构。下部结构可以包括第一VFET和第二VFET、在第一VFET和第二VFET之间的初始隔离结构、以及在初始隔离结构的相反两侧上和在初始隔离结构与衬底之间的栅极衬层。第一VFET和第二VFET中的每个可以包括底部源极/漏极区、依次堆叠的沟道区和顶部源极/漏极区以及在沟道区的侧表面上的栅极结构。初始隔离结构可以包括依次堆叠的牺牲层和间隙盖层。该方法还可以包括在下部结构上形成顶部盖层、然后通过去除牺牲层而在第一VFET和第二VFET之间形成腔。

公开(公告)号：CN112652538A

公开(公告)日：2021-04-13

申请号：CN202011079803.2

申请日：2020-10-10

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  徐康一 ,  任廷爀

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78

Abstract: 提供了形成垂直场效应晶体管(VFET)器件的方法。所述方法可以包括在基板上形成初始VFET。初始VFET可以包括在基板上的底部源极/漏极区域、在底部源极/漏极区域上的沟道区域、在沟道区域上的顶部源极/漏极区域、在沟道区域的侧表面上的图案化的牺牲层、以及绝缘层。顶部源极/漏极区域和图案化的牺牲层可以由绝缘层围绕。所述方法还可以包括：形成延伸穿过绝缘层并暴露图案化的牺牲层的部分的接触开口；通过经由接触开口去除图案化的牺牲层，在沟道区域和绝缘层之间形成空腔；以及在空腔中形成栅电极。

公开(公告)号：CN108573999B

公开(公告)日：2021-04-13

申请号：CN201711100178.3

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  申宪宗 ,  张在兰 ,  黄寅灿

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 一种集成电路装置及其制作方法。鳍型有源区在衬底上在第一水平方向上延伸。栅极线在所述鳍型有源区上在与所述第一水平方向交叉的第二水平方向上延伸。源极/漏极区在所述鳍型有源区中位于所述栅极线的一侧。绝缘盖平行于所述衬底延伸，所述栅极线及所述源极/漏极区排列在所述绝缘盖与所述衬底之间。源极/漏极触点垂直地延伸穿过所述绝缘盖，所述源极/漏极触点具有被所述绝缘盖覆盖的第一侧壁及连接到所述源极/漏极区的端部。鳍隔离绝缘单元垂直地延伸穿过所述绝缘盖而延伸到所述鳍型有源区中。所述源极/漏极区排列在所述鳍隔离绝缘单元与所述栅极线之间。

公开(公告)号：CN110556361A

公开(公告)日：2019-12-10

申请号：CN201910119085.8

申请日：2019-02-18

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  洪瑟气 ,  金贤洙 ,  李相炫

IPC: H01L23/538 ,  H01L27/088

Abstract: 提供了一种半导体装置。所述半导体装置可以包括：多个有源图案和多个栅极结构，位于基底上；第一绝缘中间层，覆盖有源图案和栅极结构；多个第一接触插塞，延伸穿过第一绝缘中间层；多个第二接触插塞，延伸穿过第一绝缘中间层；以及第一连接图案，与从第一接触插塞和第二接触插塞中选择的至少一个接触插塞的侧壁直接接触。每个栅极结构可以包括栅极绝缘层、栅电极和覆盖图案。每个第一接触插塞可以与和栅极结构相邻的有源图案接触。每个第二接触插塞可以与栅极结构中的栅电极接触。第一连接图案的上表面可以与第一接触插塞的上表面和第二接触插塞的上表面基本共面。

公开(公告)号：CN107871739A

公开(公告)日：2018-04-03

申请号：CN201710864541.2

申请日：2017-09-22

Applicant: 三星电子株式会社

Inventor： 金昶和 ,  崔庆寅 ,  全辉璨 ,  权劝宅

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L27/0886 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823475 ,  H01L21/823481 ,  H01L23/5283 ,  H01L27/0207 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7854

Abstract: 本公开涉及集成电路器件。一种集成电路器件包括：衬底，其包括器件有源区；鳍型有源区，其在器件有源区上从衬底突出；栅线，其交叉鳍型有源区并重叠鳍型有源区的表面和彼此相反的侧壁；绝缘间隔物，其设置在栅线的侧壁上；源极区和漏极区，其在栅线的彼此相反的侧设置在鳍型有源区上；第一导电插塞，其连接源极区或漏极区；以及封盖层，其设置在栅线上并平行于栅线延伸。封盖层包括重叠栅线的第一部分以及重叠绝缘间隔物的第二部分。第一部分和第二部分相对于彼此具有不同的成分。第二部分接触第一部分和第一导电插塞。

公开(公告)号：CN110739304B

公开(公告)日：2024-07-02

申请号：CN201910182956.0

申请日：2019-03-12

Applicant: 三星电子株式会社

Inventor： 洪瑟气 ,  全辉璨 ,  金贤洙 ,  安大哲 ,  梁明

IPC: H01L27/07 ,  H01L21/8234

Abstract: 提供半导体装置及其制造方法，所述半导体装置包括：基底，包括第一区域和第二区域；有源栅极结构，位于第一区域中的基底上；虚设栅极结构，位于第二区域中的基底上；源极/漏极，在有源栅极结构的相对侧中的每个处位于第一区域中的基底上；多个第一导电接触件，分别连接到有源栅极结构和源极/漏极；电阻结构，位于第二区域中的虚设栅极结构上；多个第二导电接触件，分别连接到所述多个第一导电接触件和电阻结构；蚀刻停止层，位于虚设栅极结构与电阻结构之间。蚀刻停止层包括由不同的材料形成的下蚀刻停止层和上蚀刻停止层。

公开(公告)号：CN109037189B

公开(公告)日：2023-10-03

申请号：CN201810576623.1

申请日：2018-06-06

Applicant: 三星电子株式会社

Inventor： 洪瑟气 ,  申宪宗 ,  全辉璨 ,  郭玟燦

IPC: H01L23/522 ,  H01L27/092 ,  H01L21/768 ,  H01L21/8238

Abstract: 一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

公开(公告)号：CN114512480A

公开(公告)日：2022-05-17

申请号：CN202110972692.6

申请日：2021-08-24

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  洪炳鹤 ,  全辉璨

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了半导体器件、制造其的方法和包括其的半导体器件阵列。该方法包括：在至少一个衬底之上提供至少一个沟道结构；在执行栅极切割工艺之前，在所述至少一个沟道结构上沉积至少一个栅极遮罩层，使得所述至少一个栅极遮罩层形成在所述至少一个沟道结构的顶表面和侧表面上，并在所述至少一个衬底之上向外扩展以形成所述至少一个栅极遮罩层的外延伸部分，其中所述至少一个栅极遮罩层通过沉积相对于所述至少一个沟道结构自对准；以及去除所述至少一个栅极遮罩层的外延伸部分，使得在所述至少一个沟道结构两侧的所述至少一个栅极遮罩层具有相同的宽度。