公开(公告)号：CN120018493A

公开(公告)日：2025-05-16

申请号：CN202411602570.8

申请日：2024-11-11

Applicant: 三星电子株式会社

Inventor： 金大善 ,  金锡来 ,  金千培 ,  朴荣奭 ,  朴台镇 ,  尹炫喆 ,  李贤奎 ,  林晟洙 ,  崔贤根

IPC: H10B12/00

Abstract: 本公开提供了一种半导体器件。所述半导体器件包括：顺序排列的第一连接区域、第一存储块区域和第二连接区域；第一外围电路区域，所述第一外围电路区域与所述第一存储块区域垂直地交叠；第一存储单元，其位于所述第一存储块区域中；第一字线，其穿越所述第一存储块区域延伸到所述第一连接区域和所述第二连接区域中，并且电连接到所述第一存储单元；第一子字线驱动器，其位于所述第一外围电路区域中；以及第一字线信号路径，其电连接所述第一字线和所述第一子字线驱动器。所述第一字线信号路径包括在所述第一连接区域中耦接到所述第一字线的至少一个第一布线接触和在所述第二连接区域中耦接到所述第一字线的至少一个第二布线接触。

公开(公告)号：CN119364760A

公开(公告)日：2025-01-24

申请号：CN202410998996.3

申请日：2024-07-24

Applicant: 三星电子株式会社

Inventor： 金泰振 ,  朴台镇 ,  姜奎彰 ,  李贤奎 ,  林晟洙

IPC: H10B12/00

Abstract: 一种半导体装置包括：下电路图案、位线屏蔽结构、第一绝缘中间层、位线结构、第一接触插塞、沟道和电容器。下电路图案在衬底上。位线屏蔽结构在下电路图案上。第一绝缘中间层在延伸穿过位线屏蔽结构的开口中。位线结构在位线屏蔽结构上，并且在基本上垂直于衬底的上表面的竖直方向上与位线屏蔽结构至少部分地重叠。第一接触插塞延伸穿过第一绝缘中间层以接触位线结构，并且电连接到下电路图案。沟道在位线结构上。电容器在沟道上并且电连接至沟道。

公开(公告)号：CN111740012A

公开(公告)日：2020-10-02

申请号：CN202010219974.4

申请日：2020-03-25

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  林晟洙 ,  姜秉茂 ,  具省模 ,  朴世真 ,  裵珍宇

IPC: H01L49/02 ,  H01L27/108 ,  H01L21/8242

Abstract: 本发明提供了形成电容器的方法、形成半导体器件的方法、形成精细图案的方法和半导体器件，该半导体器件包括：晶体管，在包括第一区域和第二区域的半导体衬底上，并且具有栅极结构和杂质区域；第一层间绝缘膜，覆盖晶体管并且具有电连接到杂质区域的接触插塞；电容器，包括在第二区域中的第一层间绝缘膜上且电连接到接触插塞的下电极、覆盖下电极的表面的电介质膜、和在电介质膜上的上电极；以及支撑层，与下电极的上部侧表面接触以支撑下电极，并且延伸到第一区域，其中支撑层在第一区域和第二区域之间具有台阶。

公开(公告)号：CN119855143A

公开(公告)日：2025-04-18

申请号：CN202410935171.7

申请日：2024-07-12

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  朴圭述 ,  林晟洙 ,  徐泰河 ,  李贤奎

IPC: H10B12/00

Abstract: 一种半导体存储器装置包括：导线，在第一方向上延伸；沟道区，在导线上方在第一方向上彼此间隔开并且各自电连接到导线；后栅电极，在第三方向上与导线间隔开并且在从沟道区选择的第一沟道区和第二沟道区之间在第二方向上延伸；一对字线，在第一方向上彼此间隔开并且在从沟道区选择的第二沟道区和第三沟道区之间；以及外延直接接触插塞，在沟道区与导线之间在第三方向上延伸并且各自包括接触沟道区中的一个的接触面、至少部分地被导线围绕的突出接触部分、以及在接触面与突出接触部分之间的垂直接触部分。

公开(公告)号：CN119855139A

公开(公告)日：2025-04-18

申请号：CN202410600298.3

申请日：2024-05-15

Applicant: 三星电子株式会社

Inventor： 朴台鎭 ,  李贤奎 ,  林晟洙

IPC: H10B12/00 ,  H01L23/528

Abstract: 提供了半导体存储器装置，所述半导体存储器装置包括：导电线，在第一方向上延伸；第一沟道区和第二沟道区，连接到导电线；接触插塞，在竖直方向上与导电线分开，且第一沟道区和第二沟道区置于接触插塞与导电线之间；背栅电极，在第一沟道区与第二沟道区之间沿着垂直于第一方向的第二方向延伸；以及背栅极介电膜，覆盖背栅电极的表面，其中，背栅极介电膜包括竖直延伸部和水平延伸部，竖直延伸部布置在背栅电极与第一沟道区和第二沟道区中的每个之间以覆盖背栅电极的侧壁，水平延伸部一体地连接到竖直延伸部并在选自面对导电线的第一位置和面对接触插塞的第二位置中的一个位置处覆盖背栅电极。

公开(公告)号：CN112750830A

公开(公告)日：2021-05-04

申请号：CN202010939805.8

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 金昇辰 ,  林晟洙 ,  金锡来 ,  权赫宇 ,  李炳铉 ,  崔允荣

IPC: H01L27/108 ,  H01L29/41

Abstract: 提供了一种集成电路半导体装置。所述集成电路半导体装置包括：多个圆柱形结构，在基底上彼此分离；以及多个支撑件，具有暴露所述多个圆柱形结构的侧表面的开口区，所述多个支撑件与所述多个圆柱形结构的侧表面接触并且支撑所述多个圆柱形结构，其中，在竖直剖视图中，所述多个支撑件中的每个支撑件具有具备坡度的两个侧表面并且具有比底部宽度小的顶部宽度。

公开(公告)号：CN120018494A

公开(公告)日：2025-05-16

申请号：CN202411609068.X

申请日：2024-11-12

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  朴台镇 ,  金锡来 ,  金千培 ,  林晟洙 ,  张有娜 ,  郑贤容

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：第一结构，具有存储块区域和延伸区域；以及第二结构，具有外围电路区域。所述第一结构包括存储单元和字线。所述第二结构包括：半导体主体；贯通绝缘图案，位于所述半导体主体中；以及外围晶体管。所述第一结构和所述第二结构包括将所述字线电连接到所述外围晶体管的字线信号路径。所述字线信号路径包括：字线接触，在所述延伸区域中与所述字线接触；字线布线下结构，电连接到所述字线接触并且从所述延伸区域延伸到所述存储块区域中；以及字线布线连接结构，将所述字线布线下结构电连接到所述字线布线外围结构。

公开(公告)号：CN119155998A

公开(公告)日：2024-12-17

申请号：CN202410751273.3

申请日：2024-06-12

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  李昊相 ,  朴圭述 ,  林晟洙

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸的位线；字线，在与第一方向交叉的第二方向上延伸，字线在比位线的水平更高的水平处；在位线上的沟道层，沟道层包括垂直部分和延伸部分，垂直部分至少部分地在与字线相同的水平处，延伸部分从垂直部分的上部区域延伸；栅极电介质层，至少部分地在垂直部分和字线之间；以及在延伸部分上的上导电图案，其中延伸部分包括与垂直部分垂直重叠的第一区域和不与垂直部分垂直重叠的第二区域，并且上导电图案具有与延伸部分的侧表面垂直对准的侧表面。

公开(公告)号：CN111725139A

公开(公告)日：2020-09-29

申请号：CN201910993307.9

申请日：2019-10-18

Applicant: 三星电子株式会社

Inventor： 金昇辰 ,  林晟洙

IPC: H01L21/8242 ,  H01L27/108 ,  H01L49/02

Abstract: 提供一种制造具有支撑图案的半导体装置的方法。所述方法包括在基底上顺序地堆叠成型层和支撑层，形成穿过成型层和支撑层的多个电容器孔，形成填充电容器孔的多个下电极，在支撑层和下电极上形成具有多个掩模孔的支撑掩模图案，以及通过图案化支撑层形成多个支撑孔。所述多个下电极中的每个具有柱形状，每个掩模孔位于四个相邻的下电极之间并且具有圆形形状。