公开(公告)号：CN118540940A

公开(公告)日：2024-08-23

申请号：CN202410176166.2

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 蔡熙载 ,  朴台镇 ,  李泫珍 ,  李昊相 ,  崔润

IPC: H10B12/00

Abstract: 一种半导体器件，包括：衬底，包括沿第一水平方向延伸的字线沟槽；栅介电层，在字线沟槽中；字线，沿第一水平方向延伸并且在字线沟槽的在栅介电层上的下部中；绝缘封盖层，沿第一水平方向延伸并且在字线沟槽的在字线上的上部中；以及多个栅电极，在衬底上，其中，字线包括：字线下部区，沿第一水平方向延伸，并且包括多个栅电极中的在栅介电层上的第一栅电极；以及字线上部区，在字线下部区上沿第一水平方向延伸，并且包括多个栅电极中的多个第二栅电极和多个栅电极中的第一栅电极。

公开(公告)号：CN118553611A

公开(公告)日：2024-08-27

申请号：CN202410199402.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 蔡熙载 ,  朴台镇 ,  李泫珍 ,  李昊相 ,  崔润

IPC: H01L21/308 ,  H01L21/311

Abstract: 一种制造半导体器件的方法，包括：在包括单元中心区域和围绕单元中心区域的单元边缘区域的单元区域的表面中形成蚀刻目标层；通过对蚀刻目标层的四重图案化工艺在单元边缘区域的表面上形成边缘掩模图案，并且在单元中心区域上形成彼此间隔开的多个中心掩模图案；以及通过使用边缘掩模图案和多个中心掩模图案作为蚀刻掩模来对蚀刻目标层进行蚀刻，在单元边缘区域上形成第一蚀刻图案，并且在单元中心区域上形成彼此间隔开的多个第二蚀刻图案。

公开(公告)号：CN118785702A

公开(公告)日：2024-10-15

申请号：CN202311407792.X

申请日：2023-10-27

Applicant: 三星电子株式会社

Inventor： 李昊相 ,  朴台镇 ,  李泫珍 ,  蔡熙载 ,  崔润

IPC: H10B12/00

Abstract: 根据一些示例实施例的半导体器件包括：衬底，包括元件隔离层之间的有源区域；字线，与有源区域重叠并且在第一方向上延伸；位线，与有源区域重叠并且在与第一方向交叉的第二方向上延伸；掩埋接触部，连接到有源区域；第一焊盘，在有源区域和位线之间并且将有源区域和位线连接；第二焊盘，在有源区域和掩埋接触部之间并且将有源区域和掩埋接触部连接；以及着接焊盘，连接到掩埋接触部。元件隔离层中的每一个包括第一元件隔离层和在第一元件隔离层内部的第二元件隔离层，并且第一焊盘和第二焊盘中的每一个在元件隔离层之间。

公开(公告)号：CN119155998A

公开(公告)日：2024-12-17

申请号：CN202410751273.3

申请日：2024-06-12

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  李昊相 ,  朴圭述 ,  林晟洙

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸的位线；字线，在与第一方向交叉的第二方向上延伸，字线在比位线的水平更高的水平处；在位线上的沟道层，沟道层包括垂直部分和延伸部分，垂直部分至少部分地在与字线相同的水平处，延伸部分从垂直部分的上部区域延伸；栅极电介质层，至少部分地在垂直部分和字线之间；以及在延伸部分上的上导电图案，其中延伸部分包括与垂直部分垂直重叠的第一区域和不与垂直部分垂直重叠的第二区域，并且上导电图案具有与延伸部分的侧表面垂直对准的侧表面。

公开(公告)号：CN111209791A

公开(公告)日：2020-05-29

申请号：CN201911153460.7

申请日：2019-11-22

Applicant: 三星电子株式会社

Inventor： 金泰昊 ,  李亮受 ,  李昊相 ,  D.李

IPC: G06K9/00 ,  G06F3/041

Abstract: 根据各种实施例的电子装置可以包括显示器、与显示器可操作地耦合的触摸传感器以及设置在显示器下方并与触摸传感器可操作地耦合的指纹传感器。指纹传感器可以被配置为获得用于校准指纹图像的至少一个图像，在获得至少一个图像的同时，从触摸传感器接收指示检测到触摸输入的信号，并且基于接收到该信号停止获得至少一个图像。

公开(公告)号：CN118870813A

公开(公告)日：2024-10-29

申请号：CN202410422465.X

申请日：2024-04-09

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金俊秀 ,  朴志晧 ,  李基硕 ,  李明东 ,  李昊相

IPC: H10B12/00

Abstract: 提供了半导体存储器件。所述半导体存储器件可以包括：衬底；元件隔离图案，所述元件隔离图案在所述衬底中限定有源区域；第一导电图案，所述第一导电图案位于所述衬底和所述元件隔离图案上，并且在第一方向上延伸，其中，所述第一导电图案连接到所述有源区域的第一部分；电容器结构，所述电容器结构位于所述衬底和所述元件隔离图案上，并且连接到所述有源区域的第二部分；栅极沟槽，所述栅极沟槽被限定在所述衬底和所述元件隔离图案中并且在第二方向上延伸，其中，所述栅极沟槽在所述有源区域中的部分的第一沟槽宽度大于所述栅极沟槽在所述元件隔离图案中的部分的第二沟槽宽度。