-
公开(公告)号：CN108242425B
公开(公告)日：2022-05-10
申请号：CN201711191152.4
申请日：2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号：CN113937102A
公开(公告)日：2022-01-14
申请号：CN202110766070.8
申请日：2021-07-07
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：第一和第二有源图案，在第一方向上延伸；第一外延图案，在第一有源图案上并邻近第二有源图案；第二外延图案，在第二有源图案上并邻近第一有源图案；元件分隔结构，在第一和第二外延图案之间分隔第一和第二有源图案，并包括芯分隔图案和在芯分隔图案的侧壁上的分隔侧壁图案；以及栅极结构，在第一有源图案上在与第一方向交叉的第二方向上延伸。栅极结构的上表面在与芯分隔图案的上表面相同的平面上。分隔侧壁图案包括高介电常数衬垫，该高介电常数衬垫包括包含金属的高介电常数电介质膜。
-
公开(公告)号：CN106057891B
公开(公告)日：2021-06-11
申请号：CN201610197247.6
申请日：2016-03-31
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体器件，该半导体器件包括：缓冲层，在基底上，缓冲层具有与基底的晶格常数不同的晶格常数；鳍状结构，从缓冲层向上突出；栅电极，横跨鳍状结构之上；包覆层，在鳍状结构的侧面并覆盖鳍状结构的顶表面和侧壁；以及界面层，在包覆层和鳍状结构之间，界面层包括与缓冲层相同的元素。
-
公开(公告)号：CN108231891A
公开(公告)日：2018-06-29
申请号：CN201711108354.8
申请日：2017-11-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/45 , H01L27/092
CPC classification number: H01L29/41725 , H01L21/02425 , H01L21/28518 , H01L21/32053 , H01L21/823814 , H01L21/823821 , H01L23/485 , H01L27/0924 , H01L29/0847 , H01L29/165 , H01L29/41791 , H01L29/42356 , H01L29/517 , H01L29/66545 , H01L29/7848 , H01L2924/0002 , H01L29/785 , H01L29/456
Abstract: 本发明提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。
-
公开(公告)号：CN108511525B
公开(公告)日：2021-08-03
申请号：CN201710748871.5
申请日：2017-08-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/417 , H01L29/423
Abstract: 本公开提供了半导体器件。一种半导体器件包括鳍型有源区、纳米片、栅极、源极/漏极区和绝缘间隔物。鳍型有源区从衬底突出并在第一方向上延伸。纳米片与鳍型有源区的上表面间隔开并包括沟道区。栅极在鳍型有源区之上。源极/漏极区连接到纳米片。绝缘间隔物在鳍型有源区上以及在纳米片之间。气隙基于绝缘间隔物的位置在绝缘间隔物与源极/漏极区之间。
-
Patent Agency Ranking
公开(公告)号：CN108231891B
公开(公告)日：2021-01-08
申请号：CN201711108354.8
申请日：2017-11-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/45 , H01L27/092
Abstract: 本发明提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。
-
公开(公告)号：CN109427778A
公开(公告)日：2019-03-05
申请号：CN201810993514.X
申请日：2018-08-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。
-
公开(公告)号：CN108074984A
公开(公告)日：2018-05-25
申请号：CN201711128763.4
申请日：2017-11-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/08 , H01L29/36 , H01L21/336
Abstract: 提供了一种半导体器件，该半导体器件能够通过在源极/漏极区域中形成含碳的半导体图案来改善短沟道效应。该半导体器件包括：第一栅电极和第二栅电极，在鳍型图案上彼此间隔开；凹陷，形成在第一栅电极与第二栅电极之间的鳍型图案中；以及半导体图案，包括沿凹陷的轮廓形成的下半导体膜和在下半导体膜上的上半导体膜，其中下半导体膜包括顺序地形成在鳍型图案上的下外延层和上外延层，并且上外延层的碳浓度大于下外延层的碳浓度。
-
公开(公告)号：CN119317106A
公开(公告)日：2025-01-14
申请号：CN202410859026.5
申请日：2024-06-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体器件以及制造半导体器件的方法。该半导体器件包括：外围电路结构，包括外围电路晶体管；位线，位于外围电路结构上并且沿第一水平方向延伸；背栅极线，在比位线高的垂直高度沿第二水平方向延伸；字线，在比位线高的垂直高度沿第二水平方向延伸并且与背栅极线交替；多个垂直沟道层，以矩阵形式位于位线上，多个垂直沟道层中的每一个垂直沟道层包括第一侧壁和第二侧壁，第一侧壁沿垂直方向延伸并且面向对应背栅极线，第二侧壁与第一侧壁相对并且面向对应字线，第二侧壁的与位线相邻的部分呈弯曲形状；接触焊盘，位于多个垂直沟道层上；以及存储节点，位于接触焊盘上。
-
公开(公告)号：CN109817516B
公开(公告)日：2024-02-02
申请号：CN201811384728.3
申请日：2018-11-20
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/66
Abstract: 一种半导体装置包括：半导体衬底，包括单元内区域及划片槽，所述划片槽界定所述单元内区域；第一重叠图案，位于所述半导体衬底上；以及第二重叠图案，邻近所述第一重叠图案，其中所述第一重叠图案是衍射式重叠(DBO)图案，且所述第二重叠图案是扫描电子显微镜(SEM)重叠图案。本公开的半导体装置可改善重叠一致性且减小对重叠图案的损坏。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.021 seconds)
