公开(公告)号：CN109817516B

公开(公告)日：2024-02-02

申请号：CN201811384728.3

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 金泰善 ,  朴荣植 ,  郭民根 ,  金炳勳 ,  金容彻 ,  李炫姃 ,  崔诚元

IPC: H01L21/027 ,  H01L21/66

Abstract: 一种半导体装置包括：半导体衬底，包括单元内区域及划片槽，所述划片槽界定所述单元内区域；第一重叠图案，位于所述半导体衬底上；以及第二重叠图案，邻近所述第一重叠图案，其中所述第一重叠图案是衍射式重叠(DBO)图案，且所述第二重叠图案是扫描电子显微镜(SEM)重叠图案。本公开的半导体装置可改善重叠一致性且减小对重叠图案的损坏。

公开(公告)号：CN109817516A

公开(公告)日：2019-05-28

申请号：CN201811384728.3

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 金泰善 ,  朴荣植 ,  郭民根 ,  金炳勳 ,  金容彻 ,  李炫姃 ,  崔诚元

IPC: H01L21/027 ,  H01L21/66

Abstract: 一种半导体装置包括：半导体衬底，包括单元内区域及划片槽，所述划片槽界定所述单元内区域；第一重叠图案，位于所述半导体衬底上；以及第二重叠图案，邻近所述第一重叠图案，其中所述第一重叠图案是衍射式重叠(DBO)图案，且所述第二重叠图案是扫描电子显微镜(SEM)重叠图案。本公开的半导体装置可改善重叠一致性且减小对重叠图案的损坏。