-
公开(公告)号：CN118695589A
公开(公告)日：2024-09-24
申请号：CN202410332744.7
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本公开提供了包括位线的半导体器件。在一些实施方式中，半导体器件包括：衬底，包括由器件隔离层界定的多个有源区；在衬底上沿第一水平方向延伸的多条位线；在所述多个有源区中的第一有源区与所述多条位线中的在第一有源区上的第一位线之间的位线接触；以及在所述多个有源区中与第一有源区相邻的第二有源区上的有源焊盘。位线接触包括第一接触层和在第一接触层上的第二接触层。有源焊盘设置为面向位线接触。
-
公开(公告)号：CN114256157A
公开(公告)日：2022-03-29
申请号：CN202110646168.X
申请日：2021-06-10
Applicant: 三星电子株式会社
IPC: H01L21/8242
Abstract: 公开了一种用于制造包括气隙的半导体装置的方法。所述方法包括以下步骤：将半导体基底装载到腔室中，半导体基底包括氧化硅膜；通过供应第一硅源材料在氧化硅膜上沉积种子层；在种子层上供应吹扫气体；通过重复第一循环在种子层上沉积保护层，第一循环包括供应基体源材料层和随后供应第一硅源材料；以及通过重复第二循环在保护层上沉积氮化硅膜，第二循环包括供应第二硅源材料和随后供应氮源材料。
-
公开(公告)号：CN119451100A
公开(公告)日：2025-02-14
申请号：CN202410179994.1
申请日：2024-02-18
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/762
Abstract: 本发明构思涉及半导体装置及其制造方法，根据一些示例实施例的半导体装置包括：基底，包括由器件隔离层限定的有源区域；字线，与有源区域交叉且叠置；位线，在与字线不同的方向上与有源区域交叉；直接接触件，将有源区域和位线连接，并且包括金属材料；掩埋接触件，连接到有源区域；以及位线间隔件，位于位线与掩埋接触件之间，其中，直接接触件的宽度与位线的宽度不同，并且位线间隔件位于直接接触件的上表面上。
-
公开(公告)号：CN118742028A
公开(公告)日：2024-10-01
申请号：CN202410013546.4
申请日：2024-01-04
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：有源图案，其在衬底上且至少部分地被器件隔离图案围绕；位线，其沿平行于衬底的底表面的第一方向在有源图案的中心部分上延伸；以及位线接触，其位于位线与有源图案之间。位线接触包括金属材料。位线接触的在第一水平高度处且在第二方向上的宽度大于位线接触的底表面在第二方向上的宽度。第二方向与第一方向相交。第一水平高度位于器件隔离图案的顶表面与衬底之间。
-
公开(公告)号：CN119317102A
公开(公告)日：2025-01-14
申请号：CN202410204211.0
申请日：2024-02-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种半导体器件，包括：有源图案，位于衬底上并且被器件隔离图案围绕；字线，字线沿第一方向延伸并且位于有源图案和器件隔离图案上，其中第一方向平行于衬底的底表面；位线，位线在所述有源图案上沿第二方向延伸，其中第二方向与第一方向相交；存储节点接触，位于有源图案上；着陆焊盘，着陆焊盘包括依次设置在存储节点接触上的其间具有界面的下着陆焊盘和上着陆焊盘；以及栅栏图案，栅栏图案位于字线上并且位于着陆焊盘的侧表面上。栅栏图案的顶表面的高度高于下着陆焊盘的顶表面的高度。
-
Patent Agency Ranking
公开(公告)号：CN118613051A
公开(公告)日：2024-09-06
申请号：CN202410223244.X
申请日：2024-02-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种集成电路器件包括：衬底，所述衬底具有多个有源区；位线，所述位线在所述衬底上沿水平方向延伸；绝缘盖图案，所述绝缘盖图案形成在所述位线上并且沿着所述位线延伸；直接接触，所述直接接触设置在形成于所述衬底上的直接接触孔中，并且连接在从所述多个有源区当中选择的第一有源区与所述位线之间；以及间隔物结构，所述间隔物结构接触所述直接接触的侧壁和所述位线的侧壁。所述间隔物结构包括：第一间隔物层，所述第一间隔物层在所述直接接触的所述侧壁和所述位线的所述侧壁上沿垂直方向延伸；以及第二间隔物层，所述第二间隔物层覆盖所述第一间隔物层的至少一部分并且沿所述垂直方向延伸。
-
公开(公告)号：CN110993637B
公开(公告)日：2024-05-14
申请号：CN201910839913.5
申请日：2019-09-06
Applicant: 三星电子株式会社
Abstract: 本公开涉及可变电阻存储器件。所述可变电阻存储器件包括布置在衬底上的存储单元和位于存储单元之间的绝缘结构。每个所述存储单元包括竖直堆叠在所述衬底上的可变电阻图案和开关图案。所述绝缘结构包括位于所述存储单元之间的第一绝缘图案以及位于第一绝缘图案与每个所述存储单元之间的第二绝缘图案。所述第一绝缘图案包括与所述第二绝缘图案的材料不同的材料。
-
公开(公告)号：CN112447588A
公开(公告)日：2021-03-05
申请号：CN202010320780.3
申请日：2020-04-22
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/48 , H01L23/535
Abstract: 提供了一种集成电路装置。所述集成电路装置包括：导线，形成在基底上；绝缘间隔件，覆盖导线的侧壁并平行于导线延伸；以及导电插塞，与导线间隔开，且绝缘间隔件位于导线与导电插塞之间。绝缘间隔件包括：绝缘衬里，接触导线；外部间隔件，接触导电插塞；以及阻挡层，位于绝缘衬里与外部间隔件之间，以防止氧原子扩散到外部间隔件中。
-
公开(公告)号：CN119317106A
公开(公告)日：2025-01-14
申请号：CN202410859026.5
申请日：2024-06-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体器件以及制造半导体器件的方法。该半导体器件包括：外围电路结构，包括外围电路晶体管；位线，位于外围电路结构上并且沿第一水平方向延伸；背栅极线，在比位线高的垂直高度沿第二水平方向延伸；字线，在比位线高的垂直高度沿第二水平方向延伸并且与背栅极线交替；多个垂直沟道层，以矩阵形式位于位线上，多个垂直沟道层中的每一个垂直沟道层包括第一侧壁和第二侧壁，第一侧壁沿垂直方向延伸并且面向对应背栅极线，第二侧壁与第一侧壁相对并且面向对应字线，第二侧壁的与位线相邻的部分呈弯曲形状；接触焊盘，位于多个垂直沟道层上；以及存储节点，位于接触焊盘上。
-
公开(公告)号：CN110993637A
公开(公告)日：2020-04-10
申请号：CN201910839913.5
申请日：2019-09-06
Applicant: 三星电子株式会社
Abstract: 本公开涉及可变电阻存储器件。所述可变电阻存储器件包括布置在衬底上的存储单元和位于存储单元之间的绝缘结构。每个所述存储单元包括竖直堆叠在所述衬底上的可变电阻图案和开关图案。所述绝缘结构包括位于所述存储单元之间的第一绝缘图案以及位于第一绝缘图案与每个所述存储单元之间的第二绝缘图案。所述第一绝缘图案包括与所述第二绝缘图案的材料不同的材料。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
