-
公开(公告)号：CN108242425B
公开(公告)日：2022-05-10
申请号：CN201711191152.4
申请日：2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号：CN106057867B
公开(公告)日：2021-03-12
申请号：CN201610230485.2
申请日：2016-04-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。
-
公开(公告)号：CN111952372A
公开(公告)日：2020-11-17
申请号：CN202010315750.3
申请日：2020-04-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种半导体器件包括：具有第一区域和第二区域的衬底；在所述第一区域上沿第一方向间隔开的第一鳍组，每个所述第一鳍组包括在与所述第一方向相交的第二方向上纵长地延伸的相邻的第一鳍和第二鳍；以及在所述第二区域上沿第三方向间隔开的第三鳍至第五鳍，所述第三鳍至所述第五鳍在与所述第三方向相交的第四方向上纵长地延伸。所述第三鳍至所述第五鳍具有第一节距，所述第一鳍和所述第二鳍具有等于或小于所述第一节距的第二节距，相邻的所述第一鳍组具有大于所述第一节距的三倍且小于所述第一节距的四倍的第一组节距，并且所述第一鳍的宽度和所述第二鳍的宽度与所述第三鳍的宽度相同。
-
公开(公告)号：CN119997600A
公开(公告)日：2025-05-13
申请号：CN202410933661.3
申请日：2024-07-12
Applicant: 三星电子株式会社
IPC: H10D84/85 , H01L23/544 , H10D84/03
Abstract: 一种半导体器件包括：衬底，包括逻辑单元区域和套刻键区域，所述逻辑单元区域包括在第一方向上间隔开并且在不同于所述第一方向的第二方向上延伸的有源图案，所述套刻键区域包括背侧键图案和前侧键图案；源极/漏极图案，位于所述逻辑单元区域的所述有源图案上并且在所述第二方向上间隔开；沟道图案，位于所述源极/漏极图案之间；以及栅极图案，在所述第一方向上延伸、在所述源极/漏极图案之间横穿并且围绕所述沟道图案的至少一部分，其中，所述衬底具有在不同于所述第一方向和所述第二方向的第三方向上彼此背离的上表面和下表面，并且所述套刻键区域的所述背侧键图案延伸到所述衬底的所述下表面中。
-
公开(公告)号：CN117913075A
公开(公告)日：2024-04-19
申请号：CN202311341903.1
申请日：2023-10-17
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L27/088 , H01L21/82 , H01L21/768
Abstract: 在一种制造半导体器件的方法中，穿过包括彼此相反的第一和第二表面的衬底的一部分形成对准标记，所述部分与衬底的第二表面相邻。在衬底的第二表面上形成包括栅极结构和源极/漏极层的晶体管。去除衬底的与衬底的第一表面相邻的部分以暴露对准标记。接触插塞穿过衬底的与衬底的第一表面相邻的部分形成，以电连接到源极/漏极层。电源轨形成在衬底的第一表面上以电连接到接触插塞。
-
Patent Agency Ranking
公开(公告)号：CN117855248A
公开(公告)日：2024-04-09
申请号：CN202311216465.6
申请日：2023-09-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/08 , H01L29/417
Abstract: 一种半导体器件，包括：衬底；在衬底上的第一片图案；栅电极，在衬底上并且围绕第一片图案；第一源/漏图案和第二源/漏图案，分别连接到第一片图案的第一端和第二端；接触阻挡图案，在第二源/漏图案的下侧上；第一源/漏接触部，沿第一方向延伸并且连接到第一源/漏图案；以及第二源/漏接触部，连接到第二源/漏图案并且沿第一方向延伸以接触接触阻挡图案的上表面。从栅电极的上表面到第一源/漏接触部的最下部分的深度可以大于从栅电极的上表面到接触阻挡图案的上表面的深度。
-
公开(公告)号：CN110021668A
公开(公告)日：2019-07-16
申请号：CN201811619564.8
申请日：2018-12-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括：多个栅电极，在衬底上交叉有源图案并沿第二方向延伸，所述多个栅电极在第一方向上彼此间隔开；栅极分隔图案，具有在第一方向上的长轴并且在所述多个栅电极中的两个栅电极之间，所述多个栅电极中的所述两个栅电极在第二方向上彼此相邻；以及多个栅极间隔物，覆盖所述多个栅电极中的相应栅电极的侧壁，栅极间隔物交叉栅极分隔图案并沿第二方向延伸。栅极分隔图案包括沿第一方向延伸的下部、从下部突出并具有第一宽度的中间部分、以及在两个相邻的栅极间隔物之间并从中间部分突出的上部，上部具有小于第一宽度的第二宽度。
-
公开(公告)号：CN106057867A
公开(公告)日：2016-10-26
申请号：CN201610230485.2
申请日：2016-04-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。
-
公开(公告)号：CN119947238A
公开(公告)日：2025-05-06
申请号：CN202411013029.3
申请日：2024-07-26
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体器件，包括：衬底，包括第一区域和第二区域；第一有源部分，在第一区域上并且包括第一下沟道图案和第一下源/漏图案；第二有源部分，在第一有源部分上并且包括第一上沟道图案和第一上源/漏图案；第三有源部分，在第二区域上并且包括第二下沟道图案和第二下源/漏图案；第四有源部分，在第三有源部分上并且包括第二上沟道图案和第二上源/漏图案；以及栅电极，在第一下沟道图案和第二下沟道图案以及第一上沟道图案和第二上沟道图案上。第一下沟道图案在第一方向上的第一宽度大于第二下沟道图案在第一方向上的第二宽度。
-
公开(公告)号：CN118197991A
公开(公告)日：2024-06-14
申请号：CN202311697273.1
申请日：2023-12-12
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种形成半导体装置的图案的方法，该方法包括：在具有第一区和第二区的衬底上形成绝缘膜；在绝缘膜上按次序形成下掩模层和上掩模层；在上掩模层上在第一区和第二区中分别形成具有相同宽度的多个窄开口的线形硬掩模图案；在线形硬掩模图案的开口的侧壁上形成线形间隔件；通过去除线形硬掩模图案中的具有第二宽度的图案形成由间隔件和线形硬掩模图案中的具有第一宽度的图案组成的复合掩模图案，第二宽度小于第一宽度。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.017 seconds)
