公开(公告)号：CN113725218A

公开(公告)日：2021-11-30

申请号：CN202110338820.1

申请日：2021-03-30

Applicant: 三星电子株式会社

Inventor： 金真范 ,  金茶惠 ,  金锡勋 ,  金在文 ,  慎一揆 ,  柳亥俊 ,  崔庆寅 ,  黄棋铉 ,  李商文 ,  李承勋 ,  赵槿汇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。

公开(公告)号：CN112701154A

公开(公告)日：2021-04-23

申请号：CN202011121554.9

申请日：2020-10-19

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  金茶惠 ,  金真范 ,  崔广寅 ,  慎一揆 ,  李承勋

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L27/092

Abstract: 公开了一种集成电路器件，包括：鳍型有源区，从衬底突出，在与衬底的上表面平行的第一方向上延伸，并包括第一半导体材料；隔离层，布置在衬底上并覆盖鳍型有源区的侧壁的下部，隔离层包括共形地布置在鳍型有源区的侧壁的下部上的绝缘衬层以及绝缘衬层上的绝缘填充层；覆盖层，围绕鳍型有源区的上表面和侧壁，包括与第一半导体材料不同的第二半导体材料，其中，覆盖层具有上表面、侧壁以及在上表面与侧壁之间的刻面表面；以及栅极结构，布置在覆盖层上并在与第一方向垂直的第二方向上延伸。

公开(公告)号：CN110763706A

公开(公告)日：2020-02-07

申请号：CN201910384702.7

申请日：2019-05-09

Applicant: 三星电子株式会社

Inventor： 沈成辅 ,  慎一揆 ,  李宣怜 ,  亚历山大·施密特 ,  李伸旭

IPC: G01N23/04 ,  G01N23/20058 ,  G01N23/2055

Abstract: 一种分析晶体缺陷的系统包括图像处理器、图像生成器和比较器。图像处理器处理通过捕获具有晶体结构的样本的图像而提供的测量透射电子显微镜(TEM)图像，以提供所述样本的结构缺陷信息。图像生成器提供与所述晶体结构的多个三维结构缺陷对应的多个虚拟TEM图像。比较器使用所述结构缺陷信息将测量TEM图像与所述多个虚拟TEM图像进行比较，以确定所述测量TEM图像的缺陷类型。

公开(公告)号：CN112017965B

公开(公告)日：2024-12-31

申请号：CN202010360788.2

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H01L21/336 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法包括：在衬底上形成有源图案，有源图案包括交替地堆叠的第一半导体图案和第二半导体图案；在有源图案的顶表面和侧壁上形成盖图案；在盖图案上执行沉积工艺以形成绝缘层；以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

公开(公告)号：CN118366960A

公开(公告)日：2024-07-19

申请号：CN202311592618.7

申请日：2023-11-27

Applicant: 三星电子株式会社

Inventor： 卢炫昊 ,  慎一揆 ,  金相溶 ,  金瑜彬

IPC: H01L23/528 ,  H01L27/088 ,  H01L29/06 ,  H01L29/41

Abstract: 一种集成电路器件包括：绝缘结构；源极/漏极区，位于所述绝缘结构上；成对的底半导体片，在第一水平方向上彼此间隔开，所述源极/漏极区位于所述成对的底半导体片之间；成对的沟道区，与所述绝缘结构间隔开，所述底半导体片位于所述成对的沟道区与所述绝缘结构之间；成对的栅极线，位于所述底半导体片上并且分别在所述成对的沟道区上延伸，并且在与所述第一水平方向垂直的第二水平方向上纵长地延伸；以及背侧接触结构，延伸穿过所述绝缘结构以接触所述源极/漏极区的底表面，所述背侧接触结构包括在所述第一水平方向上的宽度朝向所述源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述源极/漏极区减小的第二接触部分。

公开(公告)号：CN113571581B

公开(公告)日：2024-04-26

申请号：CN202110106943.2

申请日：2021-01-26

Applicant: 三星电子株式会社

Inventor： 慎一揆 ,  金旻怡 ,  姜明吉 ,  金真范 ,  李承勋 ,  赵槿汇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 公开了一种半导体器件，包括：衬底，包括第一区域和第二区域；第一有源图案，从第一区域向上延伸；第一超晶格图案，在第一有源图案上；第一有源鳍，居中设置在第一有源图案上；第一栅电极，设置在第一有源鳍上；以及第一源极/漏极图案，设置在第一有源鳍的相对侧和第一有源图案上。第一超晶格图案包括至少一个第一半导体层和至少一个第一含阻挡剂层，以及第一含阻挡剂层包括氧、碳、氟和氮中的至少一种。

公开(公告)号：CN112017965A

公开(公告)日：2020-12-01

申请号：CN202010360788.2

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H01L21/336 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法包括：在衬底上形成有源图案，有源图案包括交替地堆叠的第一半导体图案和第二半导体图案；在有源图案的顶表面和侧壁上形成盖图案；在盖图案上执行沉积工艺以形成绝缘层；以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

公开(公告)号：CN111987143A

公开(公告)日：2020-11-24

申请号：CN202010442515.2

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 林圣根 ,  金彦起 ,  曹裕英 ,  金利桓 ,  金真范 ,  朴判贵 ,  慎一揆 ,  李承勋

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。所述半导体器件包括：有源区；隔离区，限定所述有源区；阻挡层，位于所述有源区上；上半导体层，位于所述阻挡层上；以及栅极结构，覆盖所述上半导体层的上表面、下表面和在第一方向上的侧表面。所述第一方向是平行于所述有源区的上表面的方向，并且所述阻挡层布置在所述栅极结构与所述有源区之间。

公开(公告)号：CN108074984A

公开(公告)日：2018-05-25

申请号：CN201711128763.4

申请日：2017-11-15

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  李炫姃 ,  金坰喜 ,  金善政 ,  金真范 ,  慎一揆 ,  李承勋 ,  李峭蒑 ,  申东石

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/36 ,  H01L21/336

Abstract: 提供了一种半导体器件，该半导体器件能够通过在源极/漏极区域中形成含碳的半导体图案来改善短沟道效应。该半导体器件包括：第一栅电极和第二栅电极，在鳍型图案上彼此间隔开；凹陷，形成在第一栅电极与第二栅电极之间的鳍型图案中；以及半导体图案，包括沿凹陷的轮廓形成的下半导体膜和在下半导体膜上的上半导体膜，其中下半导体膜包括顺序地形成在鳍型图案上的下外延层和上外延层，并且上外延层的碳浓度大于下外延层的碳浓度。

公开(公告)号：CN119789453A

公开(公告)日：2025-04-08

申请号：CN202411837087.8

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H10D30/01 ,  H10D84/03

Abstract: 一种半导体器件，包括：有源图案，从衬底突出并包括多个堆叠的半导体图案；栅极图案，设置在有源图案上并与有源图案交叉；栅极绝缘图案，在有源图案和栅极图案之间；栅极间隔物，在栅极图案的侧部处并且在有源图案上；以及盖图案，设置在有源图案和栅极间隔物之间并与有源图案物理接触，其中盖图案具有晶体结构。