光传感器
    1.
    发明授权

    公开(公告)号:CN108257985B

    公开(公告)日:2024-04-09

    申请号:CN201711442531.6

    申请日:2017-12-27

    Abstract: 本公开提供了光传感器。第一基板包括多个单元像素区域。深沟槽隔离结构设置在第一基板中并使所述多个单元像素区域彼此隔离。多个光电转换器的每个设置在所述多个单元像素区域中的对应一个中。多个微透镜设置在第一基板上。多个分光器设置在第一基板上。所述多个分光器的每个设置在所述多个微透镜中的对应一个与所述多个光电转换器中的对应一个之间。多个光电转换增强层的每个设置在所述多个分光器中的对应一个与所述多个光电转换器中的对应一个之间。

    多结构的硅鳍形及制造方法

    公开(公告)号:CN1581431A

    公开(公告)日:2005-02-16

    申请号:CN200410057442.6

    申请日:2004-08-13

    CPC classification number: H01L21/26586 H01L29/66795 H01L29/7851

    Abstract: 公开了一种用于FinFET器件的半导体鳍形结构,该鳍形结构引入上区域和下区域,其中上区域形成有基本上垂直的侧壁,下区域形成有倾斜的侧壁,以制造宽的基础部分。公开的半导体鳍形结构一般还包括上区域和下区域之间的界面处的台阶区。也公开了制造半导体器件的一系列方法,该半导体器件引入具有该双结构的半导体鳍形和引入用于在相邻的半导体鳍形之间形成浅沟槽隔离(STI)结构的绝缘材料如二氧化硅和/或氮化硅的各种组合。

    半导体器件的制造方法
    5.
    发明公开

    公开(公告)号:CN1238558A

    公开(公告)日:1999-12-15

    申请号:CN98118804.4

    申请日:1998-08-28

    Inventor: 李德炯 朴钟

    CPC classification number: H01L27/10888 H01L21/76897 H01L27/10894

    Abstract: 一种半导体器件的制造方法,可消除半导体器件制造时因对准偏差引起的工序缺陷,使工序简化。本方法包括工序:在衬底上形成栅电极,在栅电极两侧壁上形成隔离层,在栅电极两边侧衬底内部形成源—漏用有源区域,在衬底面上形成绝缘膜,对绝缘膜刻蚀处理、仅在DRAM单元形成部的栅电极间的有源区域表面自对准地留下绝缘膜,在DRAM单元形成部的栅电极表面及以外的任意区域的栅电极和有源区域表面分别形成硅化物膜。

    多结构的硅鳍形及制造方法

    公开(公告)号:CN100527351C

    公开(公告)日:2009-08-12

    申请号:CN200410057442.6

    申请日:2004-08-13

    CPC classification number: H01L21/26586 H01L29/66795 H01L29/7851

    Abstract: 公开了一种用于FinFET器件的半导体鳍形结构,该鳍形结构引入上区域和下区域,其中上区域形成有基本上垂直的侧壁,下区域形成有倾斜的侧壁,以制造宽的基础部分。公开的半导体鳍形结构一般还包括上区域和下区域之间的界面处的台阶区。也公开了制造半导体器件的一系列方法,该半导体器件引入具有该双结构的半导体鳍形和引入用于在相邻的半导体鳍形之间形成浅沟槽隔离(STI)结构的绝缘材料如二氧化硅和/或氮化硅的各种组合。

    具有高填充系数像素的图像传感器及形成图像传感器的方法

    公开(公告)号:CN101038927A

    公开(公告)日:2007-09-19

    申请号:CN200710085556.5

    申请日:2007-03-12

    Abstract: 一种图像传感器,包括:衬底中的光电转换元件的阵列,该光电转换元件被设置在分别在第一方向和第二方向中延伸的行和列中;衬底中的多个第一结隔离区,每个隔离公共行的相邻光电转换元件的侧部,以及衬底中的多个第二结隔离区,每个隔离公共列的相邻光电转换元件的侧部;以及衬底中的多个介质隔离区,每个隔离相邻光电转换元件的拐角部分。在一个实施例中,光电转换元件在第一方向上具有第一间隔,并在第二方向上具有第二间隔,其中对于公共行的光电转换元件来说该第一间隔基本上相同,并且其中对于公共列的光电转换元件来说该第二间隔基本上相同。

    制造集成电路存储器的方法及制造的集成电路存储器

    公开(公告)号:CN1139980C

    公开(公告)日:2004-02-25

    申请号:CN99106789.4

    申请日:1999-05-20

    CPC classification number: H01L27/105 H01L27/1052

    Abstract: 通过在集成电路衬底上制造空间上分开的存储器单元场效应晶体管阵列和外围电路场效应晶体管,制造集成电路存储器器件。存储器单元晶体管包括存储器单元晶体管源和漏区及栅。外围电路晶体管包括外围电路晶体管源和漏区及栅。在存储器单元晶体管源和漏区上形成硅化物阻挡层。在存储器单元晶体管栅、外围电路源和漏区、栅上形成硅化物层。存储器单元晶体管源和漏区上没有硅化物层。可在存储器单元中提供低接触电阻不降低泄漏特性。

Patent Agency Ranking