以上电极作为保护层的CuxO电阻存储器及其制造方法

    公开(公告)号:CN101118922A

    公开(公告)日:2008-02-06

    申请号:CN200710045407.6

    申请日:2007-08-30

    Applicant: 复旦大学

    Abstract: 本发明属微电子技术领域,具体提供了一种以自对准形成的上电极作为保护层的CuxO电阻存储器及制造方法。所述的存储器包括:下电极为铜互连工艺中形成于沟槽中的铜引线,在铜引线上方形成的第一介质层和在第一介质层中形成的孔洞,位于孔洞底部的铜氧化形成的CuxO存储介质,以自对准方式形成于所述的CuxO存储介质之上和所述的介质层孔洞之中的金属上电极。在制作所述的电阻存储器时,以自对准形成的金属上电极层作为CuxO存储介质的保护层,无需为制作上电极图形增加掩膜和光刻步骤,可避免制作过程中的工艺步骤导致存储器件电阻波动和不均匀,提高可靠性。

    一种CuxO电阻存储器制备与铜互连工艺集成的方法

    公开(公告)号:CN101110393A

    公开(公告)日:2008-01-23

    申请号:CN200710043460.2

    申请日:2007-07-05

    Applicant: 复旦大学

    Abstract: 本发明属微电子技术领域,具体是一种CuxO电阻存储器制备与铜互连工艺集成的方法。其步骤为:以CuxO存储介质上方形成的铜化合物介质层作为掩膜,或者以CuxO存储介质本身作为掩膜,刻蚀去除不需要形成存储介质的铜上的盖帽层。CuxO存储介质上方形成的铜化合物介质层是一种能够与盖帽层进行选择性刻蚀介质层,它可以为CuO、CuxN或CuON。这里,1<x≤2。形成CuxO存储介质的方法可是等离子氧化方法,也可以热氧化方法。本发明方法工艺简便,成本低,效果好。

    一种新型的抗噪声高速多米诺电路

    公开(公告)号:CN1808904A

    公开(公告)日:2006-07-26

    申请号:CN200510110460.0

    申请日:2006-03-10

    Applicant: 复旦大学

    Abstract: 本发明属于大规模数字集成电路技术领域,具体为一种新型的高速抗噪声多米诺数字逻辑电路。该电路利用一个窄脉冲发生器有效地控制动态点,使输出动态点在信号输入情况下被正常下拉,而在噪声干扰情况下保持原有电平,实现极强的抗噪声能力。同时,采用了多支下拉网络并联的结构,消除了电流竞争现象,电路可以在很高的频率下工作。本电路结构具有很强的抗噪声能力和极高的操作速度,适应于深亚微米时代的高速VLSI设计。

    一种纳米相变存储器单元的制备方法

    公开(公告)号:CN1750289A

    公开(公告)日:2006-03-22

    申请号:CN200510028247.5

    申请日:2005-07-28

    Abstract: 本发明属微电子技术领域,具体为一种纳米相变存储器件的制备方法。它利用边墙技术构建纳米电极,通过形成纳米电极来减小电极接触面积。纳米线和相变材料或包含相变材料的复合层进行边沿式接触,接触面积的大小就是纳米线横截面积的大小,从而构建成完全突破光刻条件限制的纳米相变存储器单元结构。采用本发明方法制备的器件具有较小的写操作电流、较低的功耗,较快的读写速度,提高了器件性能。

    一种多层同心圆柱体状单元结构的自旋轨道扭矩磁性存储器

    公开(公告)号:CN114824063A

    公开(公告)日:2022-07-29

    申请号:CN202110129813.0

    申请日:2021-01-29

    Applicant: 复旦大学

    Inventor: 钟鑫 林殷茵

    Abstract: 本发明属于自旋轨道扭矩磁性随机存取存储器技术领域,涉及一种具有多层同心圆柱体状单元结构的新型自旋轨道扭矩磁性随机存储装置(SOT‑MRAM),本发明包括以永磁体材料制成的圆柱状磁芯,由内到外依次环形包覆非铁磁隔离层、非铁磁重金属层、第一铁磁金属层(自由层)、隧穿势垒层、第二铁磁金属层(参考层)、顶电极层。通过沿伸所述存储单元的永磁体柱芯和非铁磁重金属层,可以将多个存储单元连接成一条存储单元链,再通过合适的导线连接和传感器布局,将这些存储单元链组成高密度的三维阵列结构。

    访问内存的方法、存储级内存及计算机系统

    公开(公告)号:CN105808455B

    公开(公告)日:2020-04-28

    申请号:CN201410856607.X

    申请日:2014-12-31

    Abstract: 本发明实施例提供了一种访问内存的方法、存储级内存及计算机系统。所述计算机系统包括内存控制器和混合内存,所述混合内存包括动态随机存取存储器DRAM和存储级内存SCM。所述内存控制器用于向所述DRAM和所述SCM发送第一访问指令。所述SCM在确定接收的所述第一访问指令中的第一地址指向的所述DRAM的第一存储单元集合中包括保持时间比所述DRAM的刷新周期短的存储单元时,可以获得与所述第一地址具有映射关系的第二地址。进一步的,所述SCM根据所述第二地址将所述第一访问指令转换为访问SCM的第二访问指令,以实现对SCM的访问。本发明实施例提供的计算机系统能够在降低DRAM刷新功耗的基础上保证数据的正确性。

    可降低写操作电压的非易失性存储元件及制造方法

    公开(公告)号:CN106299110B

    公开(公告)日:2019-04-05

    申请号:CN201510319379.7

    申请日:2015-06-11

    Applicant: 复旦大学

    Inventor: 林殷茵 刘佩

    Abstract: 本发明属于非易失性存储器技术领域,提供了一种可降低写操作电压的非易失性存储元件及制造方法。本发明的非易失性存储元件,包括:倒锥状第一电极;存储介质层,其包括第一部分和第二部分,其中所述第一部分贴附在倒锥状第一电极的外侧面上,所述第二部分与所述倒锥状第一电极的外侧面非平行设置以至于与所述第一部分连接并形成夹角;以及第二电极,其形成在所述存储介质层的第一部分与第二部分之间形成的所述夹角的内侧。本发明的非易失性存储元件通过在第一电极和第二电极之间形成存储介质层的夹角结构,写操作电压得到降低且均匀,制备简单、成本低。

Patent Agency Ranking