公开(公告)号：CN101047189A

公开(公告)日：2007-10-03

申请号：CN200710039405.6

申请日：2007-04-12

Applicant: 复旦大学

Inventor： 江安全 ,  费瑾文 ,  汤庭鳌

IPC: H01L27/115 ,  H01L29/51 ,  H01L29/78 ,  H01L21/02 ,  H01L21/8247 ,  H01L21/28 ,  H01L21/336 ,  G11C11/22

Abstract: 本发明涉及一种铁电电容器和铁电场效应管及其制备方法。该铁电电容器包括：n型或p型半导体衬底，在该衬底上设置的包含铁电层和反铁电层的双层结构，以及在该双层结构设置的上电极，必要时，在衬底和双层铁电结构之间设置一绝缘层。铁电场效管是上述铁电电容器作为存储单元。按常规工艺，依次制备衬底、绝缘层、铁电双层结构和上电极。本发明设计的铁电电容器和铁电场效管可有效提高逻辑保持时间。

公开(公告)号：CN1812124A

公开(公告)日：2006-08-02

申请号：CN200510111154.9

申请日：2005-12-05

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 林殷茵 ,  蔡燕飞 ,  廖菲菲 ,  汤庭鳌 ,  陈邦明

IPC: H01L29/78 ,  H01L29/02

Abstract: 本发明属微电子技术领域，具体为一种多值相变存储器的实现方法。它利用相变薄膜材料或相变薄膜材料与其它半导体材料的复合材料的半导体特性构建半导体薄膜晶体管，利用相变材料可以在电学作用下电阻发生可逆变化的特性来改变半导体薄膜晶体管的沟道长度，达到在单个存储单元中存储多位数据的多值存储的功能。由于薄膜晶体管可以构成空间的立体结构提高密度，而不占用硅衬底的面积。因此采用本发明方法的存储器件可以极大的提高存储密度，同时解决目前基于1T1R结构的相变存储器的外围电路占用硅衬底面积大的问题。

公开(公告)号：CN1744295A

公开(公告)日：2006-03-08

申请号：CN200510028246.0

申请日：2005-07-28

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 吕杭炳 ,  林殷茵 ,  汤庭鳌 ,  陈邦明

IPC: H01L21/70 ,  H01L27/24 ,  H01L45/00 ,  G11C11/56

Abstract: 本发明属于微电子技术领域，具体为一种能够减小写操作电流的纳米相变存储器单元的制备方法。它以自组织或控制工艺流程形成多孔介质，并以此为基础构建纳米相变存储器单元，达到热限制、电限制，同时减小电极接触面积的目的。利用本发明制备的相变存储器，写操作电流小，热量利用率高，功耗小，响应速度快，可提高器件性能。

公开(公告)号：CN1725383A

公开(公告)日：2006-01-25

申请号：CN200510026410.4

申请日：2005-06-02

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 林殷茵 ,  洪洋 ,  汤庭鳌 ,  陈邦明

IPC: G11C29/00 ,  G11C11/34

Abstract: 本发明属于半导体存储器技术领域，具体为一种硬件与软件相结合的错误监测和纠错方法。这种方法基于如下特定的存储结构：存储单元中具有至少两个信息存储器件(如：2个存储电荷以表征信息状态的电容、2个以不同电阻值表征信息状态的电阻、2个以阈值电压不同来表征信息状态的晶体管等等)；每个信息存储器件具有存储n(n为自然数且n＞2)态信息的能力；这2个信息存储器件可各自进行独立编写与读出操作。在这种特定的存储结构下，使用本发明的软硬件结合的监错纠错技术，可以大大简化软件纠错部分的复杂度，同时相对于传统方法的双错误检测，本发明的应用将实现全部错误检测，从而提高电路正常工作的可靠性。

公开(公告)号：CN100550409C

公开(公告)日：2009-10-14

申请号：CN200710042326.0

申请日：2007-06-21

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 林殷茵 ,  唐立 ,  汤庭鳌 ,  陈邦明

IPC: H01L27/24 ,  H01L23/528 ,  H01L21/84 ,  H01L21/768 ,  G11C11/56

Abstract: 本发明属微电子技术领域，具体为一种基于二极管单元选通的相变存储器及其制造方法。相变存储器件中包括：具有半导体薄膜特性的字线、一个或多个金属电极、具有半导体薄膜特性的相变材料、具有半导体薄膜特性的位线。以所述字线或位线与相变薄膜材料形成的异质结二极管，或所述字线或位线与金属电极形成的肖特基二极管，作为1D/1R结构存储器的选通功能单元。本发明的相变存储器结构管理、制造方法简单，并不依赖与衬底硅层，可实现多层相变存储器阵列堆叠，从而大大提高其存储密度。

公开(公告)号：CN100373582C

公开(公告)日：2008-03-05

申请号：CN200510028246.0

申请日：2005-07-28

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 吕杭炳 ,  林殷茵 ,  汤庭鳌 ,  陈邦明

IPC: H01L21/70 ,  H01L27/24 ,  H01L45/00 ,  G11C11/56

Abstract: 本发明属于微电子技术领域，具体为一种能够减小写操作电流的纳米相变存储器单元的制备方法。它以自组织或控制工艺流程形成多孔介质，并以此为基础构建纳米相变存储器单元，达到热限制、电限制，同时减小电极接触面积的目的。利用本发明制备的相变存储器，写操作电流小，热量利用率高，功耗小，响应速度快，可提高器件性能。

公开(公告)号：CN1794352A

公开(公告)日：2006-06-28

申请号：CN200510110252.0

申请日：2005-11-10

Applicant: 复旦大学

Inventor： 林殷茵 ,  刘欣 ,  丁益青 ,  李莹 ,  汤庭鳌 ,  陈邦明

IPC: G11C11/34 ,  G11C11/4097 ,  H01L27/24

Abstract: 本发明属于大规模数字集成电路技术领域，具体为一种提高相变存储器存储密度的方法及其实现电路。它通过多个存储单元共享一个选通器件(如二极管、三极管、场效应晶体管等)来减小每个存储单元平均所占的面积。针对一种特殊的存储单元布局形式，采用了“层次位线”的存储器电路体系结构设计，其中，将位线通过多级的多路选择器，最后与读出放大器和写驱动电路相连接，从而提高读写操作的可靠性，减少误操作。

公开(公告)号：CN1253940C

公开(公告)日：2006-04-26

申请号：CN03115373.9

申请日：2003-02-13

Applicant: 复旦大学

Inventor： 林殷茵 ,  汤庭鳌 ,  谢宇涵

IPC: H01L27/00 ,  G11C11/22

Abstract: 本发明涉及一种铁电单管锁存结构以及利用该锁存结构实现的嵌入非易失性逻辑集成电路。铁电单管锁存结构由铁电单管单元、传输门、电阻、倒相器、逻辑门等数字电路基本单元相结合构成，具有锁存数字电路的逻辑状态的功能。将其嵌入大规模集成电路中，可实现整个芯片的逻辑非易失性。

公开(公告)号：CN1734674A

公开(公告)日：2006-02-15

申请号：CN200510026502.2

申请日：2005-06-06

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 林殷茵 ,  洪洋 ,  刘欣 ,  丁益青 ,  汤庭鳌 ,  陈邦明

IPC: G11C13/00 ,  G11C13/04 ,  G11C7/00 ,  H01L27/10

Abstract: 本发明属大规模数字集成电路技术领域，具体为一种利用对称位线补偿相变存储单元阵列写电流不均匀性的方法。该方法利用一根与原位线相同的连接线，按比例模拟位线的电阻分布，进而对称地补偿原位线分布电阻引起的电压降，以提高写电流的均匀性，同时用分段对称位线补偿方法进一步提高写电流的均匀性，并通过存储单元阵列中相邻列的驱动位线和补偿位线共享以减少存储单元阵列面积。本发明方法没有增加外围电路的规模和复杂性，但获得了远优于位线电流调整方法的补偿效果。

公开(公告)号：CN1808904B

公开(公告)日：2010-05-05

申请号：CN200510110460.0

申请日：2006-03-10

Applicant: 复旦大学

Inventor： 赖练章 ,  汤庭鳌 ,  林殷茵

IPC: H03K19/0944

Abstract: 本发明属于大规模数字集成电路技术领域，具体为一种新型的高速抗噪声多米诺数字逻辑电路。该电路利用一个窄脉冲发生器有效地控制动态点，使输出动态点在信号输入情况下被正常下拉，而在噪声干扰情况下保持原有电平，实现极强的抗噪声能力。同时，采用了多支下拉网络并联的结构，消除了电流竞争现象，电路可以在很高的频率下工作。