公开(公告)号：CN1808904B

公开(公告)日：2010-05-05

申请号：CN200510110460.0

申请日：2006-03-10

Applicant: 复旦大学

Inventor： 赖练章 ,  汤庭鳌 ,  林殷茵

IPC: H03K19/0944

Abstract: 本发明属于大规模数字集成电路技术领域，具体为一种新型的高速抗噪声多米诺数字逻辑电路。该电路利用一个窄脉冲发生器有效地控制动态点，使输出动态点在信号输入情况下被正常下拉，而在噪声干扰情况下保持原有电平，实现极强的抗噪声能力。同时，采用了多支下拉网络并联的结构，消除了电流竞争现象，电路可以在很高的频率下工作。

公开(公告)号：CN1808904A

公开(公告)日：2006-07-26

申请号：CN200510110460.0

申请日：2006-03-10

Applicant: 复旦大学

Inventor： 赖练章 ,  汤庭鳌 ,  林殷茵

IPC: H03K19/0944

Abstract: 本发明属于大规模数字集成电路技术领域，具体为一种新型的高速抗噪声多米诺数字逻辑电路。该电路利用一个窄脉冲发生器有效地控制动态点，使输出动态点在信号输入情况下被正常下拉，而在噪声干扰情况下保持原有电平，实现极强的抗噪声能力。同时，采用了多支下拉网络并联的结构，消除了电流竞争现象，电路可以在很高的频率下工作。本电路结构具有很强的抗噪声能力和极高的操作速度，适应于深亚微米时代的高速VLSI设计。