-
公开(公告)号：CN1812124A
公开(公告)日：2006-08-02
申请号：CN200510111154.9
申请日：2005-12-05
Abstract: 本发明属微电子技术领域，具体为一种多值相变存储器的实现方法。它利用相变薄膜材料或相变薄膜材料与其它半导体材料的复合材料的半导体特性构建半导体薄膜晶体管，利用相变材料可以在电学作用下电阻发生可逆变化的特性来改变半导体薄膜晶体管的沟道长度，达到在单个存储单元中存储多位数据的多值存储的功能。由于薄膜晶体管可以构成空间的立体结构提高密度，而不占用硅衬底的面积。因此采用本发明方法的存储器件可以极大的提高存储密度，同时解决目前基于1T1R结构的相变存储器的外围电路占用硅衬底面积大的问题。
-
公开(公告)号：CN1744295A
公开(公告)日：2006-03-08
申请号：CN200510028246.0
申请日：2005-07-28
Abstract: 本发明属于微电子技术领域，具体为一种能够减小写操作电流的纳米相变存储器单元的制备方法。它以自组织或控制工艺流程形成多孔介质，并以此为基础构建纳米相变存储器单元，达到热限制、电限制，同时减小电极接触面积的目的。利用本发明制备的相变存储器，写操作电流小，热量利用率高，功耗小，响应速度快，可提高器件性能。
-
公开(公告)号：CN1725383A
公开(公告)日：2006-01-25
申请号：CN200510026410.4
申请日：2005-06-02
Abstract: 本发明属于半导体存储器技术领域，具体为一种硬件与软件相结合的错误监测和纠错方法。这种方法基于如下特定的存储结构：存储单元中具有至少两个信息存储器件(如：2个存储电荷以表征信息状态的电容、2个以不同电阻值表征信息状态的电阻、2个以阈值电压不同来表征信息状态的晶体管等等)；每个信息存储器件具有存储n(n为自然数且n＞2)态信息的能力；这2个信息存储器件可各自进行独立编写与读出操作。在这种特定的存储结构下，使用本发明的软硬件结合的监错纠错技术，可以大大简化软件纠错部分的复杂度，同时相对于传统方法的双错误检测，本发明的应用将实现全部错误检测，从而提高电路正常工作的可靠性。
-
公开(公告)号：CN100379047C
公开(公告)日：2008-04-02
申请号：CN200510028247.5
申请日：2005-07-28
Abstract: 本发明属微电子技术领域，具体为一种纳米相变存储器件的制备方法。它利用边墙技术构建纳米电极，通过形成纳米电极来减小电极接触面积。纳米线和相变材料或包含相变材料的复合层进行边沿式接触，接触面积的大小就是纳米线横截面积的大小，从而构建成完全突破光刻条件限制的纳米相变存储器单元结构。采用本发明方法制备的器件具有较小的写操作电流、较低的功耗，较快的读写速度，提高了器件性能。
-
公开(公告)号：CN1750289A
公开(公告)日：2006-03-22
申请号：CN200510028247.5
申请日：2005-07-28
Abstract: 本发明属微电子技术领域，具体为一种纳米相变存储器件的制备方法。它利用边墙技术构建纳米电极，通过形成纳米电极来减小电极接触面积。纳米线和相变材料或包含相变材料的复合层进行边沿式接触，接触面积的大小就是纳米线横截面积的大小，从而构建成完全突破光刻条件限制的纳米相变存储器单元结构。采用本发明方法制备的器件具有较小的写操作电流、较低的功耗，较快的读写速度，提高了器件性能。
-
Patent Agency Ranking
公开(公告)号：CN1725369B
公开(公告)日：2010-05-05
申请号：CN200510026409.1
申请日：2005-06-02
Abstract: 本发明属于半导体存储器技术领域，具体为存储器中实现多态存储的一种独特的存储方式及其相关电路。这种独特的多态存储方式，基于一种特定的元器件。该器件具有编写为多种电阻值(或电荷值等)的能力，例如：相变存储器中的相变电阻，以及铁电存储器中的金属-铁电-绝缘体-半导体结构等。而实现这种存储方式时，存储器使用的单元电路也具有特定的结构要求。在这种结构下实现的独特多态存储方式，兼有抗干扰能力强和存储密度高的优点。
-
公开(公告)号：CN100573724C
公开(公告)日：2009-12-23
申请号：CN200510026410.4
申请日：2005-06-02
Abstract: 本发明属于半导体存储器技术领域，具体为一种硬件与软件相结合的错误监测和纠错方法。这种方法基于如下特定的存储结构：存储单元中具有至少两个信息存储器件(如：2个存储电荷以表征信息状态的电容、2个以不同电阻值表征信息状态的电阻、2个以阈值电压不同来表征信息状态的晶体管等等)；每个信息存储器件具有存储n(n为自然数且n＞2)态信息的能力；这2个信息存储器件可各自进行独立编写与读出操作。在这种特定的存储结构下，使用本发明的软硬件结合的监错纠错技术，可以大大简化软件纠错部分的复杂度，同时相对于传统方法的双错误检测，本发明的应用将实现全部错误检测，从而提高电路正常工作的可靠性。
-
公开(公告)号：CN100423283C
公开(公告)日：2008-10-01
申请号：CN200610029177.X
申请日：2006-07-20
Abstract: 本发明属微电子技术领域，具体为一种相变存储器件中新的沟槽结构存储单元。该结构的基本特征是：相变材料分布于沟槽侧壁，不同存储单元共用沟槽底部的下电极和与选通管连通的同一个选通管。它利用相变材料自身的厚度来控制接触面积，在一个方向上突破光刻条件的限制达到纳米尺度。本发明的存储器结构可降低操作电流，并可在不占用额外硅片面积的情况下提高存储密度，降低生产成本。
-
公开(公告)号：CN1838312A
公开(公告)日：2006-09-27
申请号：CN200510027622.4
申请日：2005-07-07
Abstract: 本发明属大规模数字集成电路技术领域，具体为一种相变存储单元阵列写电流的字线电压补偿方法。其中包括步进字线电压补偿和反馈式字线电压补偿两种方式，该方法是利用字线电压对存储单元内选通开关的输出电阻进行调制，使得不同行的选通开关具有不同的等效输出电阻，补偿相应的位线分布电阻，从而提高不同单元写电流的均匀性。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.031 seconds)
