一种基于热分析的电路设计规则检查的方法

    公开(公告)号:CN119067053A

    公开(公告)日:2024-12-03

    申请号:CN202411293616.2

    申请日:2024-09-14

    Abstract: 本发明公开了一种基于热分析的电路设计规则检查的方法。本发明将温度层和电路层放在一个版图中,便于直接进行关于热的DRC检查。本发明包括如下步骤:步骤1、确认热模拟工具的输入,得出热分布数据;步骤2、设计基于热分析的电路规则的,将温度、温度变化率、分差信息转化为温度层,将温度层和电路层一起保存在一个布局识别的文件,便于直接进行关于热的DRC检查。本发明不仅在布局阶段提出了一种对电路版图进行温度相关检查的方法,同时将该方法和传统的DRC流程融合在一起,设计人员能够迅速上手,同时也没有增加额外的检查流程。

    一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路

    公开(公告)号:CN118399927A

    公开(公告)日:2024-07-26

    申请号:CN202410488250.8

    申请日:2024-04-23

    Abstract: 本发明属于电路级抗辐射加固技术领域,具体涉及了一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路,旨在解决传统的锁存器电路功耗、成本、适用性和延时难以满足需求的问题。本发明包括:时钟产生电路,锁存器电路的信号输入端分别连接至第一传输门电路、第二传输门电路和第三传输门电路的输入端;第一传输门电路连接缓冲电路;第二传输门电路和第三传输门电路分别连接至锁存电路的两个输入端;锁存电路的输出端与缓冲电路的输出端共同连接至锁存器电路的信号输出端。本发明基于采用双路反相器的冗余互锁结构实现内部节点的单粒子翻转加固,并基于施密特触发器实现单粒子瞬态加固,抗单粒子性能较好,延时低,易于实现。

    一种基于存储单元单向编程的存储器写保护电路

    公开(公告)号:CN118380030A

    公开(公告)日:2024-07-23

    申请号:CN202410352570.0

    申请日:2024-03-26

    Abstract: 一种基于存储单元单向编程的存储器写保护电路,包括:写保护配置信息存储位,用于接收写保护状态配置信号IN1和IN2并存储写保护状态配置数据;或非门读取控制模块用于接收IN1和IN2并控制写保护配置信息存储位中数据读取通路的开闭;单向编程供电模块用于提供单向编程操作所需电压或电流;灵敏放大器数据读取模块用于读取写保护状态配置数据;逻辑判断模块判断处理写保护状态配置数据,输出写保护控制信号;并入逻辑模块用于接收写保护控制信号,逻辑运算后生成写使能输入信号EN_in;主存储器模块判断主存储器模块是否被允许进行写操作。本发明既可实现存储器的永久写保护功能,也能在启用写保护功能之前允许用户进行存储器存储信息的足够多次编程调试。

    带Forming保护的RRAM存储器写电路
    76.
    发明公开

    公开(公告)号:CN117976013A

    公开(公告)日:2024-05-03

    申请号:CN202311523868.5

    申请日:2023-11-15

    Abstract: 本发明属于集成电路领域,具体涉及了一种带Forming保护的RRAM存储器写电路,旨在解决现有的低电压CMOS器件设计的RRAM存储器的写电路在确保写操作过程中不出现超过晶体管耐压能力的可靠性不足的问题。本发明包括:阻变器件、选通NMOS管和选通开关组;阻变器件的两端分别连接位线BL和选通NMOS管的漏级;选通NMOS管的源极连接源线SL;所述选通开关组包括第一部分和第二部分;所述位线BL连接至第一部分;所述源线SL连接至第二部分。本发明降低了电路功耗,使电路可以通过采用低压小线宽晶体管提升电路的集成度和读写速度,使新型存储器RRAM可以采用更小工艺节点,实现更大容量、更高速度和更低功耗。

    一种非易失性存储阵列的软错误检测方法及装置

    公开(公告)号:CN113791737B

    公开(公告)日:2024-02-02

    申请号:CN202111079679.4

    申请日:2021-09-15

    Abstract: 本发明提供一种非易失性存储阵列的软错误检测方法及装置,所述方法包括:获取第一存储单元的存储状态和对应的第二存储单元的存储状态;若判断获知所述第一存储单元的存储状态与对应的第二存储单元的存储状态相同,则终止读取操作;其中,所述第一存储单元与对应的第二存储单元是物理隔离的。所述装置用于执行上述方法。本发明实施例提供的非易失性存储阵列的软错误检测方法及装置,避免读取错误数据,提高了非易失性存储阵列的可靠性。

    一种器件老化敏感点分析方法
    80.
    发明公开

    公开(公告)号:CN116976065A

    公开(公告)日:2023-10-31

    申请号:CN202211084330.4

    申请日:2022-09-06

    Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时,其余模块层次中的器件重置为零,便于对当前模块层次中器件的老化分析。电路网仿真结束后,比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值,则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真,直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量,提升电路可靠性敏感点分析的效率、速度,并且不会影响敏感点分析的精度。

Patent Agency Ranking