一种抗瞬时辐射加固的集成电路版图结构

    公开(公告)号:CN110676252A

    公开(公告)日:2020-01-10

    申请号:CN201910865159.2

    申请日:2019-09-12

    Abstract: 本发明涉及一种抗瞬时辐射加固的集成电路版图结构,包括P阱,N阱,NMOS器件,PMOS器件,第一P阱接触,第二P阱接触,第一N阱接触,第二N阱接触;其中,NMOS器件、第一P阱接触和第二P阱接触位于P阱中,PMOS器件、第一N阱接触和第二N阱接触位于N阱中;第一P阱接触在NMOS器件源端一侧,第二P阱接触在NMOS器件漏端一侧,第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15%,第一N阱接触在PMOS器件源端一侧,第二N阱接触在PMOS器件漏端一侧,第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15%;上述面积是指所述区域的平面版图面积。

    一种抗瞬时辐射加固的集成电路版图结构

    公开(公告)号:CN110676252B

    公开(公告)日:2022-05-13

    申请号:CN201910865159.2

    申请日:2019-09-12

    Abstract: 本发明涉及一种抗瞬时辐射加固的集成电路版图结构,包括P阱,N阱,NMOS器件,PMOS器件,第一P阱接触,第二P阱接触,第一N阱接触,第二N阱接触;其中,NMOS器件、第一P阱接触和第二P阱接触位于P阱中,PMOS器件、第一N阱接触和第二N阱接触位于N阱中;第一P阱接触在NMOS器件源端一侧,第二P阱接触在NMOS器件漏端一侧,第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15%,第一N阱接触在PMOS器件源端一侧,第二N阱接触在PMOS器件漏端一侧,第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15%;上述面积是指所述区域的平面版图面积。

Patent Agency Ranking