-
公开(公告)号：CN119727720A
公开(公告)日：2025-03-28
申请号：CN202411518817.8
申请日：2024-10-29
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于伪随机序列注入的流水线SAR ADC数字后台校准方法，属于模拟集成电路技术领域。在第一级SAR ADC量化得到余差信号后，在余差信号中注入伪随机序列，叠加后的信号被后级ADC采样和转换，最终在数字码输出码中引起非线性误差，接着对输入的序列和数字输出码作相关运算得到电路中非理想因素的误差信息，最后通过变步长的迭代算法逼近电路中实际的级间增益值用于数字码重构模拟信号，最终达到校准的效果。本发明可避免迭代过程步长step对速度和精度的影响，用于校准电容失配和运放的有限增益引起的级间增益误差，且在校准的迭代过程中实现更优的速度和精度，明显改善ADC的性能，提高信噪比和无杂散动态范围。
-
公开(公告)号：CN119420354A
公开(公告)日：2025-02-11
申请号：CN202411518813.X
申请日：2024-10-29
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种变参数变步长伪随机注入的Pipeline‑SAR ADC校准方法，属于模拟集成电路领域。该方法可校准Pipeline‑SAR ADC因电容失配、运放增益失调、比较器失调等非理想因素引起的误差，通过注入伪随机序列提取ADC的非理想因素导致的误差，然后引入变参数反双曲正切函数改变校准的迭代步长，从而使预估增益值逐步趋近实际增益值，达到校准的效果。本发明相比传统的伪随机注入校准技术，其校准收敛速度更快、精度更高，减少了硬件资源的消耗。校准时序和ADC转换相互独立，校准过程中ADC的转换过程不受影响，保证了数字和模拟系统独立运行，增强校准系统的跟踪能力。
-
-
公开(公告)号：CN115425974B
公开(公告)日：2023-09-26
申请号：CN202211066106.2
申请日：2022-09-01
Applicant: 重庆邮电大学
IPC: H03M1/10
Abstract: 本发明请求保护一种应用于时域交织型模数转换器之中，将通道间的时钟偏差消除，解决了时域交织型模数转换器由于时钟偏差的存在降低ADC性能的问题。其中，所述方法通过将四个通道的数字输出码提取出来，按顺序排列之后，以第一个输出的数字码作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来，利用电压与微分的关系，将由于时钟偏差产生的误差电压去除，以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道，对于输入信号无特定要求，只需要一个校准周期就能将多个通道同时校准完成，控制逻辑简单，可以达到以较小的代价快速校准时钟偏差的目的。
-
公开(公告)号：CN115276407B
公开(公告)日：2023-09-26
申请号：CN202210951664.0
申请日：2022-08-09
Applicant: 重庆邮电大学
IPC: H02M3/157
Abstract: 本发明请求保护一种基于自适应峰值电流的DC‑DC模式切换电路，属于DC‑DC轻/重载模式切换电路的技术，包括自适应峰值电流检测电路、PWM/PSM信号选择电路、自适应栅宽切换电路、降压核心电路。其中晶体管M5用于检测流过开关管M1的峰值电流，晶体管M6管用于检测流过开关管M2的峰值电流。同时为了提高轻载效率，M1管的宽长比小于M2管的宽长比。当DC‑DC工作在重载情况下，检测到的峰值电流比较大，VSENSE>VREF，CHOOSE＝1通过自适应逻辑控制电路后，开关管M1/M2同时导通，为负载提供能量。当DC‑DC工作在轻载情况下，检测到的峰值电流比较小，VSENSE
-
Patent Agency Ranking
公开(公告)号：CN116054829A
公开(公告)日：2023-05-02
申请号：CN202310071187.3
申请日：2023-01-17
Applicant: 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
IPC: H03M1/10
Abstract: 本发明请求保护一种用于Pipeline ADC的数字后台校准系统，包括降频器、待校准ADC、低速高精度ADC、LMS自适应滤波器和减法器；能解决流水线ADC因级间增益误差导致系统精度下降的问题。在原有的算法模型中引入反双曲正切函数，构建步长和误差信号之间的非线性函数关系式，共同约束步长取值，使得当前的步长值跟当前误差与前一次误差比值的平方相关，提高算法的收敛速度。同时结合步长归一化处理，增大步长的选择范围，稳定程度更高。用低速高精度ADC为基准，与待校准ADC并联，并将两者的数字输出的差值送到LMS自适应自适应滤波器中进行处理，使得待校准ADC的输出不断逼近低速高精度ADC输出，且原ADC的转换过程不受影响，达到数字校准的目的。
-
公开(公告)号：CN115313864A
公开(公告)日：2022-11-08
申请号：CN202211111390.0
申请日：2022-09-13
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种应用于DC‑DC转换器模式切换中的逻辑控制电路。该电路主要包括一个逻辑控制电路、调制信号选择电路、降压核心电路、脉宽调制环路。由于DC‑DC模式切换时，误差放大器的输出会有明显的变化，因此模式切换通过VEA与V1进行比较，来产生模式选择信号CHOOSE实现。但是误差放大器的输出容易受到电路的噪声影响因此可能出现模式选择信号CHOOSE不稳定，为了解决这些问题，可以通过一些逻辑控制来改善这种情况。本发明的逻控制辑电路如下，VEA与V1进行比较来产生Q0、Q1、Q2信号，当Q0、Q1、Q2＝111时模式选择信号CHOOSE＝1，或者Q0、Q1、Q2＝000时模式选择信号CHOOSE＝0，才会进行模式切换，Q0、Q1、Q2为其余状态(001～110)时，模式选择信号CHOOSE信号均保持前一刻的状态。
-
公开(公告)号：CN112422130B
公开(公告)日：2022-07-01
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN112465134B
公开(公告)日：2022-05-03
申请号：CN202011351754.3
申请日：2020-11-26
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于LIF(Leaky Integrate and Fire)模型的脉冲神经网络神经元电路，属于集成电路设计领域。该电路主要包括：膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路。本发明不仅实现了LIF神经元模型的积分泄露点火功能，还模拟了生物神经元的不应期特性，其中不应期可调。本发明基于CMOS工艺，电路结构简单，且电路中多采用亚阈值区MOS管，使神经元电路具有超低功耗特性；电路的输入电流为pA级，输出脉冲频率为Hz级，能很好模拟生物神经元的典型工作状态，有效地实现了神经元的功能，可用于实现大规模脉冲神经网络系统。
-
公开(公告)号：CN114089630A
公开(公告)日：2022-02-25
申请号：CN202111340228.1
申请日：2021-11-12
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明请求保护一种基于STDP(Spiking‑Timing‑Dependent‑Plasticity)学习规则的低功耗非对称性可调突触电路，属于集成电路设计领域。该电路主要包括控制开关、信号变化电路以及权重更新电路等。控制开关接收来自神经元的脉冲信号后传递给信号变化电路，将脉冲信号转换成呈指数性变化的模拟信号，并在下一次脉冲信号到来时将变化后的信号传递给权重更新电路改变突触权重，其中突触权重电压存储在电容C3中。本突触电路整体呈上下对称的结构，上半部分结构用于实现STDP学习规则中突触权重增加的情况，下半部分结构用于实现突触权重减小的情况，上下两部分通过对电容C3进行充放电改变突触权重电压值，并通过调整偏置电压VAP、VAN和Vleakn、Vleakp改变突触权重学习窗口的形状，实现非对称性可调学习窗口。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.032 seconds)
