公开(公告)号：CN119420354A

公开(公告)日：2025-02-11

申请号：CN202411518813.X

申请日：2024-10-29

Applicant: 重庆邮电大学

Inventor： 刘挺 ,  罗燕燕 ,  赵汝法 ,  张馨云 ,  秦志阳 ,  孙楷京 ,  唐青松 ,  郑仕纪

IPC: H03M1/10 ,  H03M1/38 ,  H03M1/12

Abstract: 本发明涉及一种变参数变步长伪随机注入的Pipeline‑SAR ADC校准方法，属于模拟集成电路领域。该方法可校准Pipeline‑SAR ADC因电容失配、运放增益失调、比较器失调等非理想因素引起的误差，通过注入伪随机序列提取ADC的非理想因素导致的误差，然后引入变参数反双曲正切函数改变校准的迭代步长，从而使预估增益值逐步趋近实际增益值，达到校准的效果。本发明相比传统的伪随机注入校准技术，其校准收敛速度更快、精度更高，减少了硬件资源的消耗。校准时序和ADC转换相互独立，校准过程中ADC的转换过程不受影响，保证了数字和模拟系统独立运行，增强校准系统的跟踪能力。

公开(公告)号：CN115459741A

公开(公告)日：2022-12-09

申请号：CN202211111139.4

申请日：2022-09-13

Applicant: 重庆邮电大学

Inventor： 袁军 ,  袁财政 ,  唐青松 ,  孙楷京

IPC: H03H21/00

Abstract: 本发明请求保护一种基于FPGA的脉动折叠式FXRLS滤波器设计方法。主要包括三个部分：(1)FXRLS滤波器设计(2)脉动FXRLS滤波器设计(3)折叠式FXRLS滤波器设计。本发明的创新点在于脉动结构以增加面积为代价提高了系统的速度。另一方面，折叠技术使用较少的硬件资源。收缩和折叠结构的组合提供了速度的提高和面积的减小。本文提出了一种将收缩结构和折叠结构相结合的新思想，并将其应用于x‑滤波递归最小二乘(FXRLS)等自适应滤波器中。对所设计的结构进行了心电图(ECG)信号中的噪声消除测试，并对所有滤波器的不同阶数的结果进行了分析。从分析中可以看出，与传统FXRLS结构相比，所提出的脉动结构中的折叠FXRLS中提高了7.24％，提出的脉动结构中的组合折叠显示面积和延迟减少18.35％。

公开(公告)号：CN117749181A

公开(公告)日：2024-03-22

申请号：CN202311792325.3

申请日：2023-12-25

Applicant: 重庆邮电大学

Inventor： 袁军 ,  孙楷京 ,  唐青松 ,  秦志阳 ,  张馨云 ,  罗燕燕 ,  赵汝法 ,  刘挺 ,  黎淼 ,  庞宇

IPC: H03M1/10

Abstract: 本发明请求保护一种基于皮尔逊相关系数的时钟偏差数字校准系统及方法，应用于时域交织型模数转换器之中。引入皮尔逊相关系数，通过将两个通道的数字输出码提取出来作为样本，然后计算皮尔逊相关系数中的对应变量对其进行进一步处理可以得到由于时钟偏差的存在导致相关性系数变量的差值，通过这个差值可以求得其通道间时钟偏差的大小。然后，利用电压与微分的关系，将由于时钟偏差产生的误差电压去除，以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道，对于输入信号无特定要求，一个校准周期就能将多个通道同时校准完成，控制逻辑简单，可以达到以较小的代价快速校准时钟偏差的目的。

公开(公告)号：CN117335798A

公开(公告)日：2024-01-02

申请号：CN202311172914.1

申请日：2023-09-12

Applicant: 重庆邮电大学

Inventor： 赵汝法 ,  李文涛 ,  李相明 ,  童涛 ,  戴佳洪 ,  郑仕纪 ,  孙楷京 ,  唐青松 ,  徐海迪 ,  刘挺

IPC: H03M1/10 ,  H03M1/38

Abstract: 本发明请求保护一种基于反双曲正弦函数的流水线ADC变步长LMS校准系统，包括待校准的高速Pipeline ADC模块，低速系统时钟模块，低速高精度Sigma‑Delta ADC，可变步长的自适应滤波器，数字降频器和减法器。在传统LMS算法的基础上，引入反双曲正弦函数arcsinh x，改进的步长因子更新方式,根据误差的平方和输入信号的平方差异来更新步长因子E(n)。据此，建立步长与输入信号以及误差的数学模型为μ(n)＝ρ·arcsinh(β·E(n))，根据误差信号大小实时更新步长，在每次更新滤波器权值时，都会保存最小误差和对应的滤波器权值和输出结果。这样可以在算法运行结束后，得到最优的滤波器权值和相应的输出结果。该算法具有校准精度高，收敛速度快等优点。

公开(公告)号：CN117749145A

公开(公告)日：2024-03-22

申请号：CN202311677528.8

申请日：2023-12-07

Applicant: 重庆邮电大学

Inventor： 袁军 ,  唐青松 ,  孙楷京 ,  蒲虹锐 ,  戴佳洪 ,  李文涛 ,  赵汝法 ,  刘挺 ,  黎淼 ,  杨虹

IPC: H03K5/24 ,  H03M1/34

Abstract: 本发明请求保护一种抗PVT变化的三态比较器电路，其中包括主比较器、副比较器、主比较器时钟模块、副比较器时钟模块、异或门、与门和非门。主比较器接输入信号；副比较器的输入电压为该比较器设计精度的1/4；异或门用于判断比较器是否得到比较结果；主比较器时钟模块用于产生两个时钟信号；与门的输出信号是第三态的标志信号，若为高电平，则使主比较器时钟模块输出的时钟信号拉低，使比较器进入复位阶段。常规比较器输出有A＞B或A＜B两种状态，本发明技术方案则引入了第三种状态，即输入信号的差值小于比较器设计精度的1/4，可在抑制比较器亚稳态的同时得到更高比较精度，且该电路具有抗PVT变化的特性，适用于异步SAR模数转换器中。

公开(公告)号：CN117749177A

公开(公告)日：2024-03-22

申请号：CN202311502907.3

申请日：2023-11-13

Applicant: 重庆邮电大学

Inventor： 袁军 ,  唐青松 ,  孙楷京

IPC: H03M1/10 ,  H03M1/12 ,  H03M1/46

Abstract: 本发明请求保护一种带数字校准的TI SAR ADC电路及其校准方法，属于时钟交织型模数转换器电路领域。主要包括模拟电路部分和数字电路部分，其中，模拟电路包括栅压自举开关、DAC电容阵列、比较器、开关逻辑电路、SAR逻辑控制电路。数字电路包括增益失配校准电路、失调失配校准电路以及时钟偏差校准电路。所述数字电路中的每一者都为全数字模块，且只需要通道的数字输出码即可将各种失配进行消除，无需任何其他信息。所述带数字校准的TI SAR ADC在校准过程中无需额外的参考通道，减少了参考通道带来的额外功耗，同时减少了校准周期，提高了ADC的工作效率。同时，再将数字电路进行一定的优化，降低了电路的复杂度与功耗。

公开(公告)号：CN116707307A

公开(公告)日：2023-09-05

申请号：CN202310763858.2

申请日：2023-06-26

Applicant: 重庆邮电大学

Inventor： 赵汝法 ,  童涛 ,  李文涛 ,  李明波 ,  戴佳洪 ,  夏旭 ,  吴亮波 ,  孙楷京 ,  唐青松 ,  蒲虹锐

IPC: H02M3/158

Abstract: 本发明请求保护一种用于DC‑DC不连续导通模式的逐次逼近控制电路，主要包括逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择、上升沿检测电路、数据选择器、锁相环。其中，环路控制核心电路保证了整个DC‑DC电路的正常工作；锁相环会让DC‑DC处于连续导通模式(CCM)时，工作频率FSW保持稳定，此时VCTRL＝VA；当DC‑DC处于不连续导通模式(DCM)时，逐次逼近控制模块会找到一个接近锁相环的输出电压VA作为电压控制核心电路的输入信号VCTRL，此时VCTRL＝VB。非交叠时钟防止H_side MOS和L_side MOS同时导通，造成损耗；连续导通模式(CCM)/不连续导通模式(DCM)模式选择器的输出信号VG用于判断电路的工作模式。上升沿检测电路检测VG的上升沿，输出信号VRST会对逐次逼近控制模块进行复位操作。