一种应用于流水线ADC的自适应后台校正系统

    公开(公告)号:CN115441871A

    公开(公告)日:2022-12-06

    申请号:CN202211132495.4

    申请日:2022-09-08

    Abstract: 本发明请求保护一种应用于流水线ADC的自适应后台校准系统,包括:采样保持模块,第一变频单元、第二变频单元,低速高精度ADC、待校准流水ADC、LMS自适应滤波器以及减法器;可校准流水线ADC因电容失配、有限运放增益、运放失调等非理想因素造成的线性误差。通过使用低速但高精度的ADC作为基准,与待校准的流水线ADC并联,并将两者的数字输出的差值送到数字自适应滤波器中进行处理,使流水线ADC的输出不断逼近低速但高精度ADC输出,从而达到数字校准的目的。这个过程中,正常的转换过程不受影响,不会降低原ADC的转换速度,具有校准精度高,收敛速度快、跟踪能力强等优点。

    一种基于二阶增量式sigma delta ADC的电容适配电路

    公开(公告)号:CN114978188A

    公开(公告)日:2022-08-30

    申请号:CN202210573766.3

    申请日:2022-05-24

    Abstract: 本发明请求保护一种基于二阶增量式sigma delta ADC的电容适配电路,包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、电容适配网络;反馈通路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间,将量化器输出的输出信号进行处理得到反馈信号;第一前馈通路连接于调制器的输出端和量化器的输入端之间,第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间,第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间,前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和;电容适配网络连接在第一级积分器的输出与第二级积分器的输入之间,用于根据输入信号的幅值匹配不同的参数。

    一种基于自适应峰值电流的DC-DC模式切换电路

    公开(公告)号:CN115276407A

    公开(公告)日:2022-11-01

    申请号:CN202210951664.0

    申请日:2022-08-09

    Abstract: 本发明请求保护一种基于自适应峰值电流的DC‑DC模式切换电路,属于DC‑DC轻/重载模式切换电路的技术,包括自适应峰值电流检测电路、PWM/PSM信号选择电路、自适应栅宽切换电路、降压核心电路。其中晶体管M5用于检测流过开关管M1的峰值电流,晶体管M6管用于检测流过开关管M2的峰值电流。同时为了提高轻载效率,M1管的宽长比小于M2管的宽长比。当DC‑DC工作在重载情况下,检测到的峰值电流比较大,VSENSE>VREF,CHOOSE=1通过自适应逻辑控制电路后,开关管M1/M2同时导通,为负载提供能量。当DC‑DC工作在轻载情况下,检测到的峰值电流比较小,VSENSE

    一种基于自适应峰值电流的DC-DC模式切换电路

    公开(公告)号:CN115276407B

    公开(公告)日:2023-09-26

    申请号:CN202210951664.0

    申请日:2022-08-09

    Abstract: 本发明请求保护一种基于自适应峰值电流的DC‑DC模式切换电路,属于DC‑DC轻/重载模式切换电路的技术,包括自适应峰值电流检测电路、PWM/PSM信号选择电路、自适应栅宽切换电路、降压核心电路。其中晶体管M5用于检测流过开关管M1的峰值电流,晶体管M6管用于检测流过开关管M2的峰值电流。同时为了提高轻载效率,M1管的宽长比小于M2管的宽长比。当DC‑DC工作在重载情况下,检测到的峰值电流比较大,VSENSE>VREF,CHOOSE=1通过自适应逻辑控制电路后,开关管M1/M2同时导通,为负载提供能量。当DC‑DC工作在轻载情况下,检测到的峰值电流比较小,VSENSE

    一种用于Pipeline ADC的数字后台校准系统

    公开(公告)号:CN116054829A

    公开(公告)日:2023-05-02

    申请号:CN202310071187.3

    申请日:2023-01-17

    Abstract: 本发明请求保护一种用于Pipeline ADC的数字后台校准系统,包括降频器、待校准ADC、低速高精度ADC、LMS自适应滤波器和减法器;能解决流水线ADC因级间增益误差导致系统精度下降的问题。在原有的算法模型中引入反双曲正切函数,构建步长和误差信号之间的非线性函数关系式,共同约束步长取值,使得当前的步长值跟当前误差与前一次误差比值的平方相关,提高算法的收敛速度。同时结合步长归一化处理,增大步长的选择范围,稳定程度更高。用低速高精度ADC为基准,与待校准ADC并联,并将两者的数字输出的差值送到LMS自适应自适应滤波器中进行处理,使得待校准ADC的输出不断逼近低速高精度ADC输出,且原ADC的转换过程不受影响,达到数字校准的目的。

    一种基于FPGA的CNN_LSTM算法的神经网络加速器

    公开(公告)号:CN115423081A

    公开(公告)日:2022-12-02

    申请号:CN202211150640.1

    申请日:2022-09-21

    Abstract: 本发明请求保护一种基于FPGA的CNN_LSTM算法的神经网络加速器,CNN硬件实现部分包括数据输入行缓存模块,卷积计算模块,Relu激活函数模块,中间结果缓存模块,池化计算模块;LSTM硬件实现部分包括LSTM控制模块,门函数计算模块,Sigmoid激活函数线性近似模块;FC硬件实现部分包括FC控制模块,全连接层计算模块,Relu激活函数模块,数据输出缓存。本发明目的在于能够结合具体的应用场景设计出高性能、低功耗、灵活性强的CNN_LSTM神经网络加速器。创新点在于相比较传统的神经网络加速器,本发明使用并行流水的设计方法实现了CNN‑LSTM算法的神经网络加速器,对提高神经网络加速器的低功耗与数据吞吐率有着显著的效果,而且利用FPGA的并行处理能力使得算法有更快的运行速度。

    一种基于零电流检测的DC-DC变换器调制模式切换电路

    公开(公告)号:CN115378231A

    公开(公告)日:2022-11-22

    申请号:CN202210961176.8

    申请日:2022-08-09

    Abstract: 本发明请求保护一种基于零电流检测的DC‑DC变换器调制模式切换电路,属于集成电路技术领域。包括CCM/DCM判断电路、PWM/PFM选择电路和功率管开关。其中CCM/DCM判断电路用于判断DC‑DC变换器工作模式,判断DC‑DC变换器是工作在DCM模式还是CCM模式。PWM/PFM调制电路用于产生PWM调制信号和PFM调制信号,分别用于DC‑DC的CCM工作模式和DCM工作模式。功率开关管有一组大尺寸功率开关管MH1和ML1,一组小尺寸功率开关管MH和ML,小尺寸功率开关主要用在DCM模式来减小开关损耗。PWM/PFM选择电路根据CCM/DCM判断电路产生的判断信号VCTL来进行PWM调制模式和PFM调制模式的选择,并且对功率开关管尺寸进行选择。

    可消除比较器失调电压影响的DC-DC过零电流检测电路

    公开(公告)号:CN114878901A

    公开(公告)日:2022-08-09

    申请号:CN202210571587.6

    申请日:2022-05-24

    Abstract: 本发明请求保护一种可消除比较器失调电压影响的DC‑DC过零电流检测电路,包括比较器1、比较器1'、开关1、开关2、电容C、D触发器、电压叠加电路、功率管开关节点端信号VX、地端口GND和功率管开关控制信号VZCD。其中,比较器1的输出控制D触发器,D触发器的输出信号Q1和Q2分别控制开关1、开关2。电容C主要通过开关1来采集比较器的失调电压VOFFSET,通过开关2将采集到的比较器失调电压VOFFSET传输到电压叠加电路中并与功率管开关节点信号端VX叠加产生新的信号VX+VOFFSET输入到比较器1'中与GND比较产生功率管开关控制信号VZCD,信号VX+VOFFSET输入到比较器时,相当于抵消掉比较器失调电压VOFFSET。从而消除比较器失调电压对过零电流检测电路的影响。

Patent Agency Ranking