-
公开(公告)号：CN114528984A
公开(公告)日：2022-05-24
申请号：CN202210042569.9
申请日：2022-01-14
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于脉冲神经网络的多输入神经元电路，属于集成电路设计领域。该电路主要包括：输入电路、复位电路、泄露电路、状态判断电路及动作电位发生电路。本发明实现了LIF(Leaky Integrate and Fire)模型的三种动态响应模式，分别为持续脉冲(Tonic Spiking,TS)、1类兴奋性(Class 1Excitability)、积分器(Integrator)，且无需额外的数字电路辅助，而且在LIF模型的基础上加入不应期的设计，使神经元功能更贴近生物神经元工作机制。其中神经元电路输入分为了兴奋性输入和抑制性输入，且在输入端加入了多输入的设计，使神经元电路可以和多个神经元电路相连接，更贴近生物神经元之间的连接方式。
-
公开(公告)号：CN115133930B
公开(公告)日：2024-07-19
申请号：CN202210406096.6
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03M1/12
Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。
-
公开(公告)号：CN115133930A
公开(公告)日：2022-09-30
申请号：CN202210406096.6
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03M1/12
Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。
-
Patent Agency Ranking
公开(公告)号：CN112422130A
公开(公告)日：2021-02-26
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN112422130B
公开(公告)日：2022-07-01
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN114089630A
公开(公告)日：2022-02-25
申请号：CN202111340228.1
申请日：2021-11-12
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明请求保护一种基于STDP(Spiking‑Timing‑Dependent‑Plasticity)学习规则的低功耗非对称性可调突触电路，属于集成电路设计领域。该电路主要包括控制开关、信号变化电路以及权重更新电路等。控制开关接收来自神经元的脉冲信号后传递给信号变化电路，将脉冲信号转换成呈指数性变化的模拟信号，并在下一次脉冲信号到来时将变化后的信号传递给权重更新电路改变突触权重，其中突触权重电压存储在电容C3中。本突触电路整体呈上下对称的结构，上半部分结构用于实现STDP学习规则中突触权重增加的情况，下半部分结构用于实现突触权重减小的情况，上下两部分通过对电容C3进行充放电改变突触权重电压值，并通过调整偏置电压VAP、VAN和Vleakn、Vleakp改变突触权重学习窗口的形状，实现非对称性可调学习窗口。
-
公开(公告)号：CN113110040A
公开(公告)日：2021-07-13
申请号：CN202110238291.8
申请日：2021-03-04
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明请求保护一种基于STDP学习规则的突触电路，属于集成电路设计领域。该电路主要包括控制开关、信号衰减电路以及权重更新电路等。本发明采用分压器结构作为权重更新电路，通过改变分压器输入电压信号来更改突触权重电压值，其中突触权重电压存储在电容C3中。本突触电路整体结构呈上下对称，上半部分结构用于实现STDP(Spike Timing Dependent Plasticity)脉冲时间依赖可塑性脉冲时间依赖可塑性学习规则中突触权重增加的情况，下半部分结构用于实现STDP学习规则中突触权重降低的情况，上下两部分通过对电容C3进行充放电改变电容C3上存储的电荷，从而改变突触权重电压值，从而实现一种基于STDP学习规则在线改变突触权重的突触电路。
-
公开(公告)号：CN112526581A
公开(公告)日：2021-03-19
申请号：CN202011351736.5
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: G01T1/24 , G01T1/16 , H03K5/1252
Abstract: 本发明请求保护一种适用于辐射检测前端读出电路的时间甄别器，属于微电子技术领域，包括时间甄别电路和脉冲产生电路。其中，时间甄别电路的输入信号来自于辐射检测前端读出电路的输出信号，脉冲产生电路的输入端与时间甄别电路的输出端相连，脉冲产生器的输出端为输出的时间标记信号。本发明包括时间甄别电路和脉冲产生电路，所述时间甄别器用于判断前端读出电路的输出信号是否超过设定的阈值，且阈值可以通过外部数字信号控制，脉冲产生电路用于将时间甄电路产生的突变信号转变为一个脉冲信号，且脉冲宽度可调，从而实现了对辐射检测读出电路信号的精确标记。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
