-
公开(公告)号：CN1811478A
公开(公告)日：2006-08-02
申请号：CN200610000641.2
申请日：2006-01-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2621 , G01R31/2642
Abstract: 本发明提供一种预估具高介电栅极介电层的金绝半场效晶体管寿命的方法。上述预估方法包括施加一偏压于一金属－绝缘－半导体场效晶体管元件的栅极上。维持一金属－绝缘－半导体场效晶体管元件的漏极电压等于或小于该偏压。由偏压导致金属－绝缘－半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命。推导出该偏压与该元件的寿命之间的一函数关系。并将金属－绝缘－半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属－绝缘－半导体场效晶体管元件于操作电压的运作寿命。本发明提供了能精确地估算出具有高介电常数栅极介电层的金属－绝缘－半导体场效晶体管元件的运作寿命的方法。
-
公开(公告)号：CN120072796A
公开(公告)日：2025-05-30
申请号：CN202411740920.7
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/373 , H01L23/538 , H01L23/532 , H01L21/768 , H01L21/50 , H01L21/48
Abstract: 半导体器件包括：半导体管芯，接合至集成电路管芯，其中，集成电路管芯包括具有至少50％的金属密度的第一互连结构；第一再分布结构，具有至少50％的金属密度，其中，第一互连结构接合至第一再分布结构；以及复合散热材料，位于第一互连结构的底面和第一再分布结构的顶面之间。本申请的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN119447130A
公开(公告)日：2025-02-14
申请号：CN202411058496.8
申请日：2024-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/16 , H01L23/488 , H01L21/60 , H01L21/50
Abstract: 一种方法包括形成第一器件管芯和第二器件管芯。第一器件管芯包括第一集成电路以及位于第一器件管芯的第一表面处的第一接合焊盘。第一集成电路电连接至第一接合焊盘。第二器件管芯包括电源开关，电源开关包括第一源极/漏极区域、第二源极/漏极区域、电连接至第一源极/漏极区域的第二接合焊盘以及电连接至第二源极/漏极区域的第三接合焊盘。该方法还包括将第一器件管芯与第二器件管芯接合以形成第一封装件，其中第一接合焊盘接合至第三接合焊盘；以及将第一封装件接合至封装组件。本公开的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN111952248B
公开(公告)日：2025-02-07
申请号：CN202010402521.5
申请日：2020-05-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供半导体装置及其形成方法。半导体装置包含第一全环绕式栅极晶体管位于基底的第一区上方以及第二全环绕式栅极晶体管位于基底的第二区上方。第一全环绕式栅极晶体管包含多个第一通道元件沿垂直于基底的顶表面的第一方向堆叠以及第一栅极结构位于多个第一通道元件上方。第二全环绕式栅极晶体管包含多个第二通道元件沿平行于基底的顶表面的第二方向堆叠以及第二栅极结构位于多个第二通道元件上方。多个第一通道元件和多个第二通道元件包含具有第一晶面和不同于第一晶面的第二晶面的半导体材料。第一方向垂直于第一晶面，且第二方向垂直于第二晶面。
-
公开(公告)号：CN119275208A
公开(公告)日：2025-01-07
申请号：CN202411279405.3
申请日：2024-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 半导体封装件包括第一半导体管芯和接合在第一半导体管芯上方的第二半导体管芯。第二半导体管芯包括具有第一电源轨结构的第一背侧互连结构。集成电压调节器管芯接合在第二半导体管芯上方，从而使得集成电压调节器管芯电连接至第一电源轨结构。通孔位于第一半导体管芯上并且电耦合至第一半导体管芯。通孔设置在第二半导体管芯的外部并且与第二半导体管芯相邻。通孔也通过集成电压调节器管芯将第一半导体管芯电耦合至第二半导体管芯。本申请的实施例涉及半导体封装件和封装的方法。
-
Patent Agency Ranking
公开(公告)号：CN112582402B
公开(公告)日：2024-12-24
申请号：CN202010398424.3
申请日：2020-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种制造器件的方法，包括在第一器件类型区域中提供第一鳍并且在第二器件类型区域中提供第二鳍。第一鳍和第二鳍中的每个包括多个半导体沟道层。在第一鳍和第二鳍中的每个的相对侧上执行STI区域的两步凹陷，以暴露出第一鳍的第一数量的半导体沟道层和第二鳍的第二数量的半导体沟道层。第一栅极结构形成在第一器件类型区域中，并且第二栅极结构形成在第二器件类型区域中。第一栅极结构形成在具有第一数量的暴露的半导体沟道层的第一鳍上方，并且第二栅极结构形成在具有第二数量的暴露的半导体沟道层的第二鳍上方。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113299650B
公开(公告)日：2024-11-29
申请号：CN202110315835.6
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 公开了在半导体器件的背侧上形成的互连结构中形成去耦电容器的方法以及包含该去耦电容器的半导体器件。在实施例中，器件包括：包括第一晶体管的器件层；位于该器件层的前侧上的第一互连结构；位于该器件层的背侧上的第二互连结构，第二互连结构包括位于该器件层的背侧上的第一介电层；穿过第一介电层延伸到第一晶体管的源极/漏极区的接触件；第一导电层，第一导电层包括经由该接触件电连接到第一晶体管的源极/漏极区的第一导电线；以及与第一导电线相邻的第二介电层，第二介电层包括k值大于7.0的材料，第一去耦电容器包括第一导电线和第二介电层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113314520B
公开(公告)日：2024-06-07
申请号：CN202011262547.0
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/822
Abstract: 本发明的实施例涉及一种半导体器件，包括：衬底；两个源极/漏极(S/D)区，位于衬底上方；沟道区，位于两个S/D区之间，并且包括半导体材料；沉积的电容器材料(DCM)层，位于沟道区上方；介电层，位于DCM层上方；以及金属栅极电极层，位于介电层上方。本发明的实施例还涉及一种形成半导体器件的方法。
-
公开(公告)号：CN113571518B
公开(公告)日：2024-05-07
申请号：CN202110185540.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明的实施例公开了一种半导体器件及其形成方法。该半导体器件包括半导体层、栅极结构、源极/漏极外延结构、后侧介电盖和内部间隔件。该栅极结构包围半导体层。源极/漏极外延结构与该栅极结构相邻，并电连接到半导体层。后侧介电盖位于该栅极结构下方并与该栅极结构直接接触。内部间隔件与栅极结构和后侧介电盖直接接触。
-
公开(公告)号：CN111261521B
公开(公告)日：2023-09-22
申请号：CN201911202741.7
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 在实施例中，形成半导体器件的方法包括：在衬底中形成第一凹槽和第二凹槽；在第一凹槽中生长第一外延材料堆叠件，该第一外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第一外延材料堆叠件的层是未掺杂的；在第二凹槽中生长第二外延材料堆叠件，该第二外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第二外延材料堆叠件的第一子集是未掺杂的，第二外延材料堆叠件的第二子集是掺杂的；图案化第一外延材料堆叠件和第二外延材料堆叠件，以分别形成第一纳米线和第二纳米线；以及围绕第一纳米线形成第一栅极结构，围绕第二纳米线形成第二栅极结构。本发明的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.044 seconds)
