一种CMOS图像传感器的双模式精细增益配置装置及方法

    公开(公告)号:CN114051107A

    公开(公告)日:2022-02-15

    申请号:CN202111264687.6

    申请日:2021-10-28

    Abstract: 本发明提供一种CMOS图像传感器的双模式精细增益配置装置及方法,可变采样电容阵列输入侧连接采样信号,输出侧连接反馈运算阵列,实现多种倍数的增益补偿,配合可变反馈电容和恒定反馈电容,能够显示1以下倍数的增益补偿,解决了现有增益配置的步进粗和仅支持正向配置的缺陷,实现精细步进增益和正负增益双向调整,根据实际情况增加可变采样电容阵列中开关电容的数量进而能够实现更高倍数的增益补偿,提高了通用性和精度;本方法,满足高质量成像对光线微弱变化的增益校准需求,提出增益校准算法流程,根据图像输出实际灰度值,通过对比本发明中真值表,确定增益校准配置和校准方法,步骤简单,可快速选择需要得可变采样电容阵列,实现增益补偿。

    一种用于CMOS图像传感器芯片级ADC的双位移位校正系统

    公开(公告)号:CN113992871A

    公开(公告)日:2022-01-28

    申请号:CN202111277400.3

    申请日:2021-10-29

    Abstract: 本发明公开了一种用于CMOS图像传感器芯片级ADC的双位移位校正系统,包括依次连接的SH电路、多级串联的编码器电路和flash ADC电路,SH电路用于电荷分享或者电容翻转结构实现,每级编码器电路输出4位数字码,含两位校正码;根据电容的电荷守恒原理,采用电荷分享采样技术,实现了双位移位校正功能,每级4bit输出,两位校正算法,级间闭环增益只有4倍,采用非交叠时钟控制,前级采样,后级放大输出,流水线工作,降低了级间闭环增益,降低了后级量化范围,提升了校正区间,对于ADC的整体性能提升具有显著效果。采用多级串联的编码器电路,可有效降低系统功耗、提升量化输入摆幅并极大提升SFDR等关键动态参数,具有很高的实用性。

    一种图像传感器芯片级ADC修调系统

    公开(公告)号:CN113873184A

    公开(公告)日:2021-12-31

    申请号:CN202111277411.1

    申请日:2021-10-29

    Abstract: 本发明公开了一种图像传感器芯片级ADC修调系统,包括修调控制模块和修调预写入模块,修调控制模块连接修调预写入模块,修调控制模块用于输出控制信号给修调预写入模块,修调预写入模块的修调输出连接到ADC模块的控制端,与ADC模块的各待修正模块连接,用于输出修调控制信号,针对系统修调预写入、电容失配修调、功耗修调和误差修调,可有效弥补工艺偏差失配、工艺角偏离等因素引起的性能参数下降和功耗超差、提升ADC的关键动态和静态参数,具有很高的实用性。

    一种基于正交频分复用的有线信号传输设计方法

    公开(公告)号:CN111327348B

    公开(公告)日:2021-10-22

    申请号:CN202010158582.1

    申请日:2020-03-09

    Abstract: 一种基于正交频分复用的有线信号传输设计方法,包括相关元件的建模、分析、测量与参数推算,依据所提取的相关参数与数据处理需求确定设计参数,依据系统总体误码率指标以及应用环境的噪声特性确定信噪比和发射功率,进行系统指标分解与设计实现,并通过联合仿真验证确保设计的可靠性。本发明能够适用于不同有线介质信道,可以统一不同协议总线的物理层实现架构,还可以用于提升低速总线的物理层传输速率,并实现可靠的长距离传输;此外,软硬件联合仿真验证平台通过对系统建模、验证系统架构以及设计代码进行仿真验证,并通过搭建实物原型系统进行指标验证,提高了设计的可靠性。

    一种用于超大面阵CMOS图像传感器的高速高精度锁相环电路

    公开(公告)号:CN110049263B

    公开(公告)日:2021-06-29

    申请号:CN201910469549.8

    申请日:2019-05-31

    Abstract: 本发明公开了一种用于超大面阵CMOS图像传感器的高速高精度锁相环电路,属于图像传感器技术领域。该锁相环电路,三级交叉耦合互补振荡单元依次反向级联;NM5的栅端接PD信号,NM5的漏端、NM2的栅端、NM3的栅端、NM4的栅端均与输入电压端相连接,NM2的源端、NM3的源端、NM4的源端均与的NM5源端相连,NM2的漏端输出Ictrl1,Ictrl1作为频率调节电流输入第一级;NM3的漏端输出Ictrl2,Ictrl2作为频率调节电流输入第二级;NM4的漏端输出Ictrl3,Ictrl3作为频率调节电流输入第三级。该锁相环电路,提高锁相环内压控振荡器的频率调节范围,并能调节锁相环的振荡器中心频率。

    一种覆盖可见光波段和红外波段的光电探测器

    公开(公告)号:CN112992863A

    公开(公告)日:2021-06-18

    申请号:CN202110222735.9

    申请日:2021-02-26

    Abstract: 本发明提供了一种覆盖可见光波段和红外波段的光电探测器,包括光电探测器本体,所述光电探测器本体包括靠近光线由顶至底设置的第一晶圆、第二晶圆和第三晶圆;所述第一晶圆、第二晶圆和第三晶圆依次叠加设置;所述第一晶圆上装配有若干个可见光像元和读出电路;所述第二晶圆上装配有若干个红外读出电路;所述第三晶圆上装配有若干个红外像元阵列;第一晶圆与第二晶圆硅片键合设置,所述第三晶圆通过第一晶圆与第二晶圆硅片键合后互联设置,实现可见光波段图像和红外波段图像的探测,该光电探测器结构简单,操作方便,便于在复杂的光照条件下进行成像,满足星体追踪,目标识别,深空探测等多领域的应用需求。

    一种基于正交频分复用的有线信号传输设计方法

    公开(公告)号:CN111327348A

    公开(公告)日:2020-06-23

    申请号:CN202010158582.1

    申请日:2020-03-09

    Abstract: 一种基于正交频分复用的有线信号传输设计方法,包括相关元件的建模、分析、测量与参数推算,依据所提取的相关参数与数据处理需求确定设计参数,依据系统总体误码率指标以及应用环境的噪声特性确定信噪比和发射功率,进行系统指标分解与设计实现,并通过联合仿真验证确保设计的可靠性。本发明能够适用于不同有线介质信道,可以统一不同协议总线的物理层实现架构,还可以用于提升低速总线的物理层传输速率,并实现可靠的长距离传输;此外,软硬件联合仿真验证平台通过对系统建模、验证系统架构以及设计代码进行仿真验证,并通过搭建实物原型系统进行指标验证,提高了设计的可靠性。

    一种抗单粒子翻转的自检测自恢复同步复位D触发器

    公开(公告)号:CN110190833A

    公开(公告)日:2019-08-30

    申请号:CN201910592633.9

    申请日:2019-07-03

    Abstract: 本发明公开了一种抗单粒子翻转的自检测自恢复同步复位D触发器,D触发器的时钟信号输入电路分别与时钟信号输入端C、自检测自恢复同步复位主锁存器和自检测自恢复同步复位从锁存器连接,能够产生一个与时钟信号输入端C逻辑状态相反和相同的输出信号CN、CP;SEU监测电路分别与自检测自恢复同步复位主锁存器及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位主锁存器分别与数据信号输入端D、复位信号输入端RN及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位从锁存器与输出电路连接;输出电路与第一输出端Q及第二输出端QN连接。本发明触发器状态可控能力强,抗单粒子翻转能力强,工作方式灵活。

    一种支持多种速率的自适应型1553B总线编解码方法

    公开(公告)号:CN120011291A

    公开(公告)日:2025-05-16

    申请号:CN202510161125.0

    申请日:2025-02-13

    Abstract: 本发明属于集成电路领域,公开了一种支持多种速率的自适应型1553B总线编解码方法,该1553B总线编码方法包括:编码器根据三位模式配置寄存器的CFG 3bit值进行速率自适应模式选择,所述自适应模式包括两种速率自适应模式、三种速率自适应模式;获取两种速率自适应模式需编码起始消息高5位的十进制数,读取第一组32位寄存器该10进制数对应位的值;若第一组32位寄存器该10进制数对应位的值为0,输出两种速率自适应模式中低速总线速率,否则输出两种速率自适应模式中高速总线速率;解决现有技术中两种或三种不同速率的1553B总线传输需要多种器件和多套独立的1553B总线线缆实现传输的要求,存在占用PCB布局面积大、系统复杂度提升、浪费线缆资源、功耗大的技术问题。

    一种数据传输处理方法及相关设备

    公开(公告)号:CN119966933A

    公开(公告)日:2025-05-09

    申请号:CN202510212511.8

    申请日:2025-02-25

    Abstract: 本发明公开了一种数据传输处理方法及相关设备,旨在于克服现有技术千兆以太网控制器及交换器无法从万兆以太网接收数据的不足。该方法通过XGMII接口接收万兆以太网数据并写入缓存,利用第一状态机控制数据写入指定缓存块,再通过第二状态机控制缓存读取操作,从缓存块中读取数据并进行重组后输出至GMII接口。在数据重组过程中,对数据的大小端格式进行重新定义,以确保与目标设备的要求一致。该方法及相关设备有效解决了不同速率以太网设备之间的链路层数据传输协议和接口标准的适配问题,提高了以太网设备应用的灵活性和扩展性。

Patent Agency Ranking