-
公开(公告)号：CN103905030B
公开(公告)日：2017-08-25
申请号：CN201310071618.2
申请日：2013-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K3/012 , H03K3/356008 , H03K3/356043 , H03K3/3562
Abstract: 本发明涉及用于低功率应用的MCML保留触发器/锁存器以及降低MCML逻辑电路器件的动态/静态功耗的器件和方法。为了在断电模式期间保留寄存器内容，公开了MCML保留锁存器和触发器。MCML架构中的保留锁存器电路用于在断电模式期间保留关键寄存器内容，其中包括时钟树路径上的时钟缓冲器的组合逻辑被断电以降低动态/静态功耗。MCML保留触发器包括主锁存器和从锁存器，电源开关加至主锁存器以在断电模式期间使主锁存器断电。从锁存器包括下拉电路，其在断电模式期间保持有效以使从锁存器以适当的电压电平保留数据。还公开了其他器件和方法。
-
公开(公告)号：CN104051415B
公开(公告)日：2017-03-01
申请号：CN201310323082.9
申请日：2013-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/64 , H03B5/18 , H03L7/08
CPC classification number: H03B5/1256 , H01F2021/125 , H03B5/1212 , H03B5/1228 , H03B2201/0216 , H03J3/20 , H03J3/22
Abstract: 本发明公开了可变电感器、包含该可变电感器的压控振荡器和锁相环，其中，该可变电感器包括设置在衬底上方的信号线。可变电感器还包括：第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧；以及第二接地面，位于衬底上方，第二接地面设置在与信号线的第一侧相对的信号线的第二侧上。可变电感器还包括：第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间；以及第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间。可变电感器还包括开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。
-
公开(公告)号：CN103199857B
公开(公告)日：2015-11-11
申请号：CN201210187425.9
申请日：2012-06-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种PLL电路包括：相位频率检测器；可编程电荷泵，连接至相位频率检测器的输出端；环路滤波器，连接至电荷泵的输出端，环路滤波器提供微调电压；第一电压电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至CCO的输出端和相位频率检测器的输入端；和模拟校准电路。模拟校准电路提供用于粗调CCO的振荡频率的频率基准点的粗调电流，其中，CCO响应于粗调电流和微调电流在输出端处生成频率信号，其中，频率基准点是连续可调的。本发明还提供了一种基于电流控制振荡器(CCO)的PLL。
-
公开(公告)号：CN104868905A
公开(公告)日：2015-08-26
申请号：CN201410206711.4
申请日：2014-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
CPC classification number: H03K19/018507 , H03K5/13 , H03K17/687 , H03K19/018521 , H03K2005/00013 , H03K2005/00019
Abstract: 本发明提供了一种电路，包括：第一电源节点，被配置为承载电压K·VDD；第二电源节点，被配置为承载零参考电平；输出节点；K个P型晶体管，串联连接在第一电源节点和输出节点之间；以及K个N型晶体管，串联连接在第二电源节点和输出节点之间。K个P型晶体管的栅极被配置为接收按照一个或多个源-栅电压的绝对值或者漏-栅电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。K个N型晶体管的栅极被配置为接收按照一个或多个栅-源电压或栅-漏电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。本发明提供了一种输入/输出电路。
-
公开(公告)号：CN102780487B
公开(公告)日：2015-07-22
申请号：CN201110349020.6
申请日：2011-11-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2824
Abstract: 一种用于检测压控振荡器的内置自检测电路，包括：压控振荡器；缓冲器，具有连接至压控振荡器的输出的输入；以及射频峰值检测器，连接至缓冲器的输出。将射频峰值检测器配置为接收来自压控振荡器的交流信号，并且生成与在射频峰值检测器的输出处的交流信号成比例的直流值。此外，当压控振荡器正确运行时，射频峰值检测器的输出生成与来自压控振荡器的交流信号的幅度成比例的直流值。另一方面，当压控振荡器不能生成交流信号时，射频峰值检测器的输出端处于0伏。
-
Patent Agency Ranking
公开(公告)号：CN102412832B
公开(公告)日：2014-07-02
申请号：CN201110073490.4
申请日：2011-03-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03L7/18
Abstract: 本发明揭露一种注入锁定式除频器、相位锁定回路以及集成电路。集成电路和相位锁定回路分别包含前述的注入锁定式除频器、相位频率侦测器、信号产生器以及除频器。注入锁定式除频器包含差动直接注入对和震荡器。差动直接注入对是设置来接收和混合多个差动注入信号。震荡器是电性连接至差动直接注入对并基于被混合的差动注入信号来产生操作频率。
-
公开(公告)号：CN101738579B
公开(公告)日：2013-11-06
申请号：CN200910221735.6
申请日：2009-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/30
CPC classification number: G01R31/3004 , G01R31/31703
Abstract: 本发明涉及被测试装置电路、集成电路以及半导体晶圆工艺监视电路。本发明公开一种数字工艺监视的电路及方法。公开对应具有工艺相关特性的装置比较电流或电压对电流或电压的电路，转换正比于工艺相关电路特性的电流或电压测量为数字信号以及输出数字信号作为监控。工艺相关电路特性可能选自晶体管临界电压、晶体管饱和电流以及温度相关数量。使用数字技术例如数字滤波以及数字信号处理实施校正。数字工艺监视电路可能成为用于晶圆特性描述的切割道电路或放置于集成电路晶片中作为巨集。工艺监控电路可能使用探测垫或扫描测试电路存取。公开使用数字输出监控工艺特性的方法。
-
公开(公告)号：CN101221950B
公开(公告)日：2013-06-12
申请号：CN200710193496.9
申请日：2007-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/522 , H01L29/86
CPC classification number: H01L23/5228 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭示一种电阻器结构及其形成方法，该电阻器结构适用于一集成电路，包含：一第一组的接点，连接于一半导体层与一第一导体层之间；一第二组的插塞，连接于该第一导体层与一第二导体层之间；其中该第一组的接点与该第二组的插塞耦合在一起，作为一第一电阻器部分，其对该集成电路提供一既定电阻，一第三组的接点，连接于该半导体层与该第一导体层之间；一第四组的插塞，连接于该第一导体层与该第二导体层之间；其中该第三组的接点与该第四组的插塞耦合在一起，作为与该第一电阻器部分邻近的一第二电阻器部分，一导体图形，与该第一与第二电阻器部分串连。
-
公开(公告)号：CN102780453A
公开(公告)日：2012-11-14
申请号：CN201110391131.3
申请日：2011-11-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266
Abstract: 一种系统，包括：压控振荡器，具有电感器和可变电容器；以及控制电容器阵列，与可变电容器并联连接。控制电容器阵列进一步包括：多个电容器组，其中，采用温度计编码来控制每个电容器组。另外，当通过n位温度计编码控制开关电容器阵列时，开关电容器阵列提供用于压控振荡器的振荡频率的N个调节步骤。
-
公开(公告)号：CN102386926A
公开(公告)日：2012-03-21
申请号：CN201110191009.1
申请日：2011-07-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G04F10/005
Abstract: 本发明揭露一种时序电路与控制信号时序的方法。所述时序电路包含TDC(Time to Digital Conversion，时间数字转换)电路、校正模块与修正模块。TDC电路是配置来提供时序信号指针，时序信号指针是指示周期参考频率信号与可变回授信号的边缘间的时序差异。TDC电路亦是配置来提供延迟信号，延迟信号是相对于参考频率信号而被可变动地延迟。校正模块配置来提供校正信号，以增加与减少TDC电路的总延迟，总延迟是基于校正信号的时间延迟加上修正信号的时间延迟。修正模块是配置来接收时序信号并提供修正信号，其通过操作在参考频率信号的频率来最小化时序信号的频率响应中的谐波突出(Spurs)。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.032 seconds)
