公开(公告)号：CN102386926A

公开(公告)日：2012-03-21

申请号：CN201110191009.1

申请日：2011-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王佑仁 ,  刘深渊 ,  郭丰维 ,  周淳朴 ,  薛福隆

IPC: H03M1/50 ,  H03M1/08 ,  H03M1/10

CPC classification number: G04F10/005

Abstract: 本发明揭露一种时序电路与控制信号时序的方法。所述时序电路包含TDC(Time to Digital Conversion，时间数字转换)电路、校正模块与修正模块。TDC电路是配置来提供时序信号指针，时序信号指针是指示周期参考频率信号与可变回授信号的边缘间的时序差异。TDC电路亦是配置来提供延迟信号，延迟信号是相对于参考频率信号而被可变动地延迟。校正模块配置来提供校正信号，以增加与减少TDC电路的总延迟，总延迟是基于校正信号的时间延迟加上修正信号的时间延迟。修正模块是配置来接收时序信号并提供修正信号，其通过操作在参考频率信号的频率来最小化时序信号的频率响应中的谐波突出(Spurs)。

公开(公告)号：CN102386926B

公开(公告)日：2014-07-02

申请号：CN201110191009.1

申请日：2011-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王佑仁 ,  刘深渊 ,  郭丰维 ,  周淳朴 ,  薛福隆

IPC: H03M1/50 ,  H03M1/08 ,  H03M1/10

CPC classification number: G04F10/005

Abstract: 本发明公开了一种时序电路与控制信号时序的方法。所述时序电路包含TDC（Time？to？Digital？Conversion，时间数字转换）电路、校正模块与修正模块。TDC电路是配置来提供时序信号指针，时序信号指针是指示周期参考频率信号与可变回授信号的边缘间的时序差异。TDC电路亦是配置来提供延迟信号，延迟信号是由延迟参考频率信号而来。校正模块配置来提供校正信号，以增加与减少TDC电路的总延迟，总延迟是基于校正信号的时间延迟加上修正信号的时间延迟。修正模块是配置来接收时序信号并提供修正信号，其通过操作在参考频率信号的频率来最小化时序信号的频率响应中的谐波突出(Spurs)。