公开(公告)号：CN118171621A

公开(公告)日：2024-06-11

申请号：CN202410593517.X

申请日：2024-05-14

Applicant: 安徽大学

Inventor： 高珊 ,  田浪 ,  彭春雨 ,  赵强 ,  郝礼才 ,  戴成虎 ,  蔺智挺 ,  吴秀龙

IPC: G06F30/367 ,  H03K19/00 ,  H03K19/20

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及基于极性加固的双节点翻转自恢复的锁存器电路、模块。本发明包括上拉管部、下拉管部、信号反相器部、钟控反相器部、传输管部、传输门部。本发明的节点X1、X1b、X2、X2b形成N极性加固，节点X3、X3b形成P极性加固。本发明具备完全的SNU、DNU翻转自恢复能力，并有较低的延迟、较低的功耗、较低的功耗延迟积和较大的临界电荷。本发明的晶体管数量较少，面积开销也较低。本发明解决了现有双节点自恢复的锁存器电路设计存在面积和功耗较大、临界电荷较小的问题。

公开(公告)号：CN118132034A

公开(公告)日：2024-06-04

申请号：CN202410243339.8

申请日：2024-03-04

Applicant: 安徽大学

Inventor： 蔺智挺 ,  柳云龙 ,  李劲铮 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  周永亮 ,  戴成虎 ,  卢文娟 ,  胡薇 ,  刘玉 ,  李鑫 ,  郝礼才

IPC: G06F7/523 ,  G06F5/16 ,  G06N3/063

Abstract: 本发明属于集成电路领域，具体涉及一种乒乓式乘法单元，一个基于乒乓式乘法及重构加法器树的存内计算电路，及其对应的CIM芯片。乒乓式乘法单元将原存算电路中的存储阵列按列划分左右两部分，并利用2个与门以及1个二选一选择器实现根据不同的控制信号；选择其中一个存储阵列中存储的数据作为权重，与Input端口输入的数据相乘，输出乘法运算结果；并允许未被选中的存储阵列在逻辑运算过程中更新权重。存内计算电路则在SRAM的基础上增加乒乓乘法模块、加法器组、数据输入单元、回写单元，以及模式控制模块；进而实现多比特数之间的乘法与乘累加运算。本发明解决现有存算电路无法同步计算和权重更新，不适用于神经网络处理的问题。

公开(公告)号：CN117714907B

公开(公告)日：2024-04-19

申请号：CN202410170097.4

申请日：2024-02-06

Applicant: 安徽大学

Inventor： 赵强 ,  李超凡 ,  俞书航 ,  杜妍 ,  李文浩 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H04N25/772 ,  H04N25/778

Abstract: 本发明涉及滤波器设计技术领域，具体涉及用在CMOS图像传感器的FIR滤波器以及ADC模块。本发明提供了一种用在CMOS图像传感器的FIR滤波器，包括：1个全局计数器、N列列级电路。本发明公开的FIR滤波器通过优化电路结构实现N列列级电路共享使用全局计数器，大大减少了晶体管数量与版图面积。经过实验对比，本发明的用在CMOS图像传感器的FIR滤波器相较于现有传统FIR滤波器，晶体管数量降幅约30%。本发明解决了现有CMOS图像传感器使用的传统FIR滤波器面积偏大的问题。

公开(公告)号：CN117636945B

公开(公告)日：2024-04-09

申请号：CN202410109635.9

申请日：2024-01-26

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司

Inventor： 彭春雨 ,  刘筱彧 ,  朱志国 ,  张蓓蓓 ,  赵强 ,  卢文娟 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC: G11C11/407 ,  H03K19/21

Abstract: 本发明属于集成电路领域，具体涉及一种5bit带符号位的同或与同或累加运算电路、CIM电路。其具有数据存储和逻辑运算功能，该电路包括8T‑SRAM单元，以及由N1~N6，P1、P2构成的计算单元；N1的漏极接输出位线IBL1，N1的源极接N3的漏极；N2的漏极接输出位线IBL2，N2的源极接N4的漏极；P1的源极接输出位线CBL1，P1的漏极接N5的漏极；P2的源极接输出位线CBL2，P2、N6的漏极相连；N1、N2、P1和P2的栅极接运算节点FO；N3和N5的栅极接输入信号线INH；N4和N6的栅极接输入信号线INL；N3~N6的源极接地；本发明可以大幅提高神经网络中同或运算的数据处理效率。

公开(公告)号：CN108259033B

公开(公告)日：2024-01-30

申请号：CN201810299290.2

申请日：2018-04-04

Applicant: 安徽大学

Inventor： 彭春雨 ,  黄家提 ,  孔令雨 ,  赵强 ,  吴秀龙 ,  蔺智挺 ,  高珊 ,  陈军宁

IPC: H03K19/003

Abstract: 本发明公开了一种辐射加固的高性能DICE锁存器，在传统DICE锁存器基础上增加4个PMOS晶体管，利用源隔离技术来提高锁存器的抗多节点翻转的能力。相比MDICE锁存器结构，面积、延迟和功耗都有减少，尤其存储‘1’时延迟有很大地减小。相比其他加固结构，辐射加固的高性能DICE锁存器在提高抗多节点翻转能力的同时，对面积、延迟和功耗进行了一定的折中。

公开(公告)号：CN117420872A

公开(公告)日：2024-01-19

申请号：CN202311231097.2

申请日：2023-09-22

Applicant: 安徽大学

Inventor： 赵强 ,  石冰清 ,  李超凡 ,  李文浩 ,  刘天翔 ,  彭春雨 ,  戴成虎 ,  蔺智挺 ,  吴秀龙

IPC: G05F1/567

Abstract: 本发明属于电路技术领域，具体涉及一种低温漂高性能的带隙基准电路及电压基准模块。其包括第一启动电路、带隙基准核心电路和曲率补偿电路。第一启动电路用于在电路启动时将运放输出点电压拉低，使带隙基准电路摆脱由简并点引起的0电流状态。带隙基准核心电路由6个PMOS管M1～M6、2个PNP晶体管Q1～Q2、2个电阻R0～R1，以及运算放大器OP1构成，用于生成所需的低温漂的基准电压Vref。曲率补偿电路由2个PMOS管M7～M8、1个PNP晶体管Q3，以及两个电阻R2～R3构成；用于实现对带隙基准电路中的温漂系数进行高阶补偿。本发明解决现有带隙基准源无难以在低温漂和高性能等多项指标上实现均衡的问题。

公开(公告)号：CN117176137A

公开(公告)日：2023-12-05

申请号：CN202311228870.X

申请日：2023-09-21

Applicant: 安徽大学

Inventor： 赵强 ,  舒星龙 ,  俞书航 ,  李文浩 ,  郭益新 ,  强斌 ,  彭春雨 ,  卢文娟 ,  蔺智挺 ,  吴秀龙

IPC: H03K19/0185 ,  H03K19/20

Abstract: 本发明属于数字逻辑电路领域，具体涉及一种稳定的高速锁存电路、锁存器及集成电路。锁存电路用于实现数据的快速传输和稳定保持。电路由12个晶体管构成，分别为6个PMOS管PM1～PM6，以及6个NMOS管NM1～NM6。PM1和NM1构成第一反相器，PM2和NM2构成第二反相器；PM3和NM3作为耦合切换开关对，耦合切换开关对用于根据使能信号调整第一反相器和第二反相器的耦合状态。PM4～PM6和NM4～NM6分别作为第一采样电路和第二采样电路；二者用于调整输入信号与反相器的隔离状态，并在传输模式下将不同电平状态的数据传输至输出节点。本发明解决了现有锁存器的传输速率和稳定性等性能无法满足CMOS图像传感器等高速电路的需求的问题。

公开(公告)号：CN116741228A

公开(公告)日：2023-09-12

申请号：CN202310483229.4

申请日：2023-04-27

Applicant: 安徽大学

Inventor： 赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/4094 ,  G11C11/4096

Abstract: 本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1～N6和8个PMOS晶体管P1～P8。P1、P2、P5与P6作为上拉管，P3和P4作为下拉管，它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计，保证了冗余存储节点S0、S1的稳定性，同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中，位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据，大大提高了单元的数据写入速度以及噪声容限，降低了存储单元的功耗。

公开(公告)号：CN116386683A

公开(公告)日：2023-07-04

申请号：CN202310189290.8

申请日：2023-03-02

Applicant: 安徽大学

Inventor： 彭春雨 ,  黄震 ,  董琛 ,  黎轩 ,  戴成虎 ,  卢文娟 ,  赵强 ,  高珊 ,  蔺智挺 ,  吴秀龙

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C8/08 ,  G11C11/408 ,  G11C11/4094

Abstract: 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种基于翻转点补偿技术的灵敏放大器，简称为CSCSA、基于该CSCSA设计的放大电路、以及基于该CSCSA设计的芯片。本发明采用P0、N0构成一个反相器，采用P1、N1构成另一个反相器，两个反相器通过C2、C3实现交叉耦合，利用C2、C3存储翻转电压的电压，使偏移电压得到补偿，使后续位线BL或BLB电位可以正确变化，保证了灵敏放大器的正确放大读取功能。本发明的CSCSA在失调电压指标上不落后，在功耗指标上具有一定优势。

公开(公告)号：CN116364137A

公开(公告)日：2023-06-30

申请号：CN202310345783.6

申请日：2023-04-03

Applicant: 安徽大学

Inventor： 强斌 ,  赵强

IPC: G11C8/14 ,  G11C7/12

Abstract: 本发明属于集成电路技术领域，具体涉及一种同侧双位线的8T单元，量化电路、逻辑运算电路、编码电路，存算电路以及CIM芯片。8T单元具有数据读写保持功能和布尔逻辑运算功能，支持“与”、“或”、“同或”三类逻辑运算的单独或并行操作；8T单元由2个PMOS管P1～P2，6个NMOS管N1～N6构成，其中，P1、P2，以及N1～N4构成经典的6TSRAM结构，N5的栅极接反相存储节点QB；N5的漏极与N6的源极相连并接位线CBL；N6的漏极接位线RBL；N6的栅极接字线RWL1；N5的源极接字线RWL2；其中，字线RWL1和RWL2用于输入逻辑运算所需的其中一个操作数，位线RBL且/或CBL用于输出对应的运算结果。本发明解决了现有各类存算电路方案支持的逻辑运算功能较为单一，应用场景较窄的问题。