用于短沟道器件的保形替代栅极电极

    公开(公告)号:CN111295747A

    公开(公告)日:2020-06-16

    申请号:CN201880070633.6

    申请日:2018-10-12

    Abstract: 一种用于半导体器件的有效功函数调节的栅极结构,该栅极结构包括在半导体器件的沟道区域上的栅极电介质;与栅极电介质直接接触的第一金属氮化物;铝含量大于30原子%的铝的保形碳化物材料层;与含保形铝(Al)和碳(C)的材料层直接接触的第二金属氮化物层。铝(Al)的共形碳化物层包括碳化铝或Al4C3,在厚度小于2.5nm时,铝(Al)含量最高为57原子百分比(原子%),功函数设定为3.9eV至5.0eV。与现有技术的功函数电极相比,这样的结构可以呈现低于25nm的金属栅极长度缩放和电阻的益处。

    与电阻式存储器结构组合的垂直传输鳍式场效应晶体管

    公开(公告)号:CN113228322B

    公开(公告)日:2024-09-06

    申请号:CN202080007813.7

    申请日:2020-01-28

    Abstract: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部,其中,垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极,以及在顶部源极/漏极上的底部电极层,其中,底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。

    信任现场可编程门阵列
    45.
    发明公开

    公开(公告)号:CN117063179A

    公开(公告)日:2023-11-14

    申请号:CN202280023602.1

    申请日:2022-03-16

    Abstract: 一种创建防篡改现场可编程门阵列(FPGA)并远程重新编程防篡改FPGA的方法。在一个方面中,确定加密密钥是否存储在FPGA的物理不可克隆功能(PUF)中。此外,响应于加密密钥未被存储在PUF中,在与FPGA的后端制程(BEOL)相关联的防篡改存储器中写入加密密钥。在另一方面,在防篡改存储器中写入程序密钥和查找表(LUT)。

    场效应晶体管(FET)装置
    47.
    发明公开

    公开(公告)号:CN116711012A

    公开(公告)日:2023-09-05

    申请号:CN202180088522.X

    申请日:2021-11-12

    Abstract: 提供了一种场效应晶体管(FET)器件。该器件包括在支撑衬底上的隔离区域,其将第一背栅极与第二背栅极分离,以及在第一沟道区域和第二沟道区域上的栅极电介质层。该器件还包括在栅极电介质层上的具有功函数值的导电栅极层和铁电体层,其中第一背栅极能够调整第一沟道区的阈值电压,并且第二背栅极能够调整第二沟道区的阈值电压。

    包括非易失性存储单元的半导体逻辑电路

    公开(公告)号:CN116711011A

    公开(公告)日:2023-09-05

    申请号:CN202280009500.4

    申请日:2022-01-04

    Abstract: 一种相变存储器(PCM)装置,所述装置包括底部电极、在所述底部电极上方的底部加热器、在所述底部加热器上方的底部缓冲层、在所述底部缓冲层上方的PCM区域、在所述PCM区域上方的顶部缓冲层、在所述顶部缓冲层上方的顶部加热器、以及在所述顶部加热器上方的顶部电极。

    后段制程兼容的金属-绝缘体-金属的片上解耦电容器

    公开(公告)号:CN114207779B

    公开(公告)日:2023-08-29

    申请号:CN202080055445.3

    申请日:2020-07-20

    Abstract: 后段制程(BEOL)兼容金属‑绝缘体‑金属的片上解耦电容器(MMCAP)。该BEOL兼容处理包括在形成顶部电极(302)之前用于在MIM堆叠的绝缘体层(102)中引入非晶体到立方体的相变的热处理。形成底部电极层(104),并且在底部电极层(104)的表面上形成绝缘体层(102)。绝缘体层(102)可以包括非晶电介质材料。热处理绝缘体层(102),使得非晶电介质材料经历立方相变,从而形成立方相电介质材料。在绝缘体层(102)的立方相电介质材料的表面上形成顶部电极层(302)。

    用于神经形态计算的FeFET单位单元
    50.
    发明公开

    公开(公告)号:CN116601642A

    公开(公告)日:2023-08-15

    申请号:CN202180080220.8

    申请日:2021-11-09

    Abstract: 电路结构包括具有第一栅电极、第一源电极和第一漏电极的第一铁电场效应晶体管(FeFET)和具有第二栅电极、第二源电极和第二漏电极的第二FeFET。第一栅电极连接到字线,并且第一源电极和第二源电极连接到位线。第一漏电极连接至第二栅电极并且第二漏电极连接至偏压线。通过组合两个电路结构来构造权重突触结构。多个权重突触结构被结合到交叉式阵列中。

Patent Agency Ranking