一种保护32位存储器数据的低冗余正交拉丁码扩展方法

    公开(公告)号:CN106095610B

    公开(公告)日:2018-11-02

    申请号:CN201610393856.9

    申请日:2016-06-06

    Abstract: 一种保护32位存储器数据的低冗余正交拉丁码扩展方法,本发明涉及低冗余正交拉丁码扩展方法。本发明是要解决现有存储器容错技术需要耗费较多的冗余位及较大的硬件开销,严重影响存储器性能的问题,而提出的一种保护32位存储器数据的低冗余正交拉丁码扩展方法。该方法是通过一、总结正交拉丁码奇偶校验矩阵H的构造规则;二、构成新的H’矩阵;步骤三、根据步骤二扩展得到的H’矩阵,通过对32位数据位编码,获得相应的码字C;步骤四、采用大数逻辑译码算法纠正错误将步骤三得到的码字C中出现的1~t位的随机错误所对应的码字C’译出正确的数据douta等步骤实现的。本发明应用于低冗余正交拉丁码扩展领域。

    一种基于ARM的数字喷泉码的编译码实现方法

    公开(公告)号:CN107347000A

    公开(公告)日:2017-11-14

    申请号:CN201710625304.0

    申请日:2017-07-27

    Abstract: 一种基于ARM的数字喷泉码的编译码实现方法,本发明涉及数字喷泉码的编译码实现方法。本发明的目的是为了解决现有数字喷泉码LRLTC算法存在重复选取,译码开销大,迭代次数多,计算复杂的问题。过程为:一、均匀随机生成两个正整数,根据鲁棒孤波分布公式得到sum(j),在0-1之间随机选取一个参数,使得sum(j)<r<sum(j+1),则d=j;二、如果X和d满足1<X<K-1且d≥3,则d重复选取出现的周期长度为T;如果度值d≤T,表示d不会出现重复选取现象;三、将参与编码的每一个原始数据包编号;四、根据d选取已编号的原始数据包进行编码;五、将已编码原始数据包传输至译码模块进行译码,实现编译码。本发明用于信道编码领域。

    一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法及存储器系统

    公开(公告)号:CN107301881A

    公开(公告)日:2017-10-27

    申请号:CN201710523101.0

    申请日:2017-06-30

    Abstract: 本发明涉及抗辐射加固电路领域,具体涉及一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法及存储器系统,本发明为了解决现有技术的编码电路复杂、难以保证存储器可靠性的缺点,而提出一种基于4位相邻和3位突发纠错码的SRAM存储器加固方法及存储器系统。首先规定设计规则,然后基于传统的递归回溯算法,开发了具有权重限制功能和搜索状态记忆的新算法来查找符合这些规则的编码的矩阵。利用该算法找到了16、32和64位数据位的四位相邻纠错码的矩阵。最后根据提出的编码矩阵利用硬件描述语言实现编码器与解码器电路,完成对存储器的加固设计。本发明中的编码在实现纠正能力扩展的同时具有中等面积和延迟开销。本发明适用于SRAM存储器的加固。

    双轨预充电逻辑单元结构

    公开(公告)号:CN104378103B

    公开(公告)日:2017-08-04

    申请号:CN201410473366.0

    申请日:2014-09-16

    Abstract: 双轨预充电逻辑单元结构,属于电路电子领域,本发明为解决在面积开支不大的情况下,有效解决提前传播效应的问题。本发明与‑与非逻辑包括单轨与逻辑电路和单轨与非逻辑电路;两个电路均具有四个输入端,分别连接四个输入信号a、b和单轨与逻辑电路的输出信号y为输入信号a和b的与逻辑结果;单轨与非逻辑电路的输出信号为输入信号a和b的与非逻辑结果;或‑或非逻辑包括单轨或逻辑电路和单轨或非逻辑电路;两个电路均具有四个输入端,分别连接四个输入信号a、b和单轨或逻辑电路的输出信号y为输入信号a和b的或逻辑结果;单轨或非逻辑电路的输出信号为输入信号a和b的或非逻辑结果。

    一种同或‑异或双轨预充电逻辑单元

    公开(公告)号:CN104333362B

    公开(公告)日:2017-07-04

    申请号:CN201410470485.0

    申请日:2014-09-16

    Abstract: 本发明涉及一种同或‑异或双轨预充电逻辑单元,属于电路电子领域,本发明包括单轨异或逻辑电路和与之互补的单轨同或逻辑电路;两个电路均具有四个输入端,分别连接四个输入信号、、和;单轨异或逻辑电路的输出信号为输入信号和的异或逻辑结果;单轨同或逻辑电路的输出信号为输入信号和的同或逻辑结果。本发明在面积开支不大的情况下,能够有效地平衡逻辑单元内部节点的功耗,消除内部节点的记忆效应,有效地解决同或‑异或双轨预充电逻辑单元的提前传播效应的问题,实现安全有效的同或‑异或逻辑。

    一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法

    公开(公告)号:CN106503392A

    公开(公告)日:2017-03-15

    申请号:CN201611000399.9

    申请日:2016-11-14

    Abstract: 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法,涉及组合逻辑电路的软错误敏感性评估技术,为了解决现有组合逻辑电路软错误评估方法无法有效的评估单粒子多瞬态的软错误敏感性的问题。步骤一、基于版图布局信息提取有效敏感体,并进行Geant4蒙特卡洛仿真;步骤二、生成“黄金”网表文件以及调用快速SPICE仿真工具进行仿真;步骤三、生成错误注入网表以及调用快速SPICE仿真工具进行仿真;步骤四、根据步骤二及步骤三得到的组合逻辑电路输出端的逻辑状态,得到组合逻辑电路的失效率,根据失效率评估组合逻辑电路的单粒子多瞬态软错误敏感性。本发明适用于评估组合逻辑电路的软错误敏感性。

    太阳能双轴自动跟踪系统及跟踪方法

    公开(公告)号:CN106292743A

    公开(公告)日:2017-01-04

    申请号:CN201610895521.7

    申请日:2016-10-13

    CPC classification number: G05D3/12

    Abstract: 太阳能双轴自动跟踪系统及跟踪方法,属于太阳能跟踪领域。解决现有的太阳能闭环追踪系统的追踪的准确性和系统耗能无法兼得的问题。本发明采用利用惠斯通电桥传感器采集3路电压信号,微型控制器对接收的3路电压信号进行处理,并根据处理结果控制1号驱动器和2号驱动器,且1号驱动器用于驱动1号直流驱动电机转动,1号直流驱动电机转动带动方位角旋转器转动,从而控制太阳能电池板的方位角,2号驱动器用于驱动2号直流驱动电机转动,2号直流驱动电机转动带动高度角旋转器转动,从而控制太阳能电池板的高度角。本发明主要用于对太阳能进行自动追踪。

    一种铆接接头力学性能测试装置

    公开(公告)号:CN103868785B

    公开(公告)日:2016-03-09

    申请号:CN201410089814.7

    申请日:2014-03-12

    Abstract: 一种铆接接头力学性能测试装置,涉及一种机械连接接头力学性能测试装置。以解决当前铆接接头力学性能测试中剪切强度和拉脱强度分别在不同装置中进行、试样不易制备和装置在拉伸试验时容易失稳问题。铆接上板设置在铆接下板上端面,上夹板设置在铆接上板上端面,下夹板设置在铆接下板下方,下夹板与铆接下板可拆卸连接,上、下夹板上分别开有通槽,铆接上、下板通过铆钉铆接,铆钉的两端设置在上、夹板的通槽内,上夹板与铆接上板可拆卸连接,上扇形板夹紧固定在上夹板内,下扇形板夹紧固定在下夹板内,上扇形板与下扇形板呈对角设置,上、下扇形板分别夹紧固定在相对应的夹头内,两个夹头的头端正对设置。本发明用于铆接接头力学性能测试。

Patent Agency Ranking