公开(公告)号：CN100459132C

公开(公告)日：2009-02-04

申请号：CN99111786.7

申请日：1999-08-11

Applicant: 株式会社日立制作所

Inventor： 池田修二 ,  吉田安子 ,  儿岛雅之 ,  盐泽健治 ,  木村光行 ,  中川典夫 ,  石桥孝一郎 ,  岛崎靖久 ,  长田健一 ,  内山邦男

IPC: H01L27/11 ,  H01L27/10 ,  H01L21/8244

Abstract: 提高包括SRAM的半导体集成电路器件的存储器的工作裕度。为了将构成SRAM的存储单元的驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth有意地相对地设定为高于SRAM外围电路和如微处理器等逻辑电路的预定MISFET的Vth，与设定预定MISFET的Vth的杂质引入步骤分开进行杂质引入步骤，以设定驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth。

公开(公告)号：CN1516259A

公开(公告)日：2004-07-28

申请号：CN200410001485.2

申请日：1999-03-16

Applicant: 株式会社日立制作所

Inventor： 谷口泰弘 ,  宿利章二 ,  黑田谦一 ,  池田修二 ,  桥本孝司

IPC: H01L21/76 ,  H01L21/22 ,  H01L21/82 ,  H01L21/8234

CPC classification number: H01L27/11526 ,  H01L21/76229 ,  H01L21/76237 ,  H01L21/823892 ,  H01L27/0214 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11546

Abstract: 在半导体衬底上形成使第一井形成区和第二井形成区露出的光致抗蚀剂图形，它被用作掩模，把杂质掺入半导体衬底，由此形成埋置n井，并进一步被用作掩模，把杂质掺入半导体衬底，由此以自对准方式在埋置n井上形成浅p井。接着，去除光致抗蚀剂图形。此后，在半导体衬底主表面上形成使第一井形成区的外围区和第三井形成区露出的光致抗蚀剂图形，并被用作掩模，把杂质掺入半导体衬底，由此形成浅p井。

公开(公告)号：CN1275801A

公开(公告)日：2000-12-06

申请号：CN00117939.X

申请日：2000-06-01

Applicant: 株式会社日立制作所

Inventor： 石塚典男 ,  三浦英生 ,  池田修二 ,  吉田安子 ,  铃木範夫 ,  渡部浩三 ,  金光賢司

IPC: H01L21/76

CPC classification number: H01L21/76232 ,  H01L29/0657

Abstract: 在衬底上形成衬垫氧化膜和防氧化膜,除去部分防氧化膜和衬垫氧化膜露出衬底,后退衬垫氧化膜,刻蚀衬底露出面,形成规定深度沟槽,后退衬垫氧化膜,氧化沟槽部分,向其内部埋入埋入绝缘膜,除去防氧化膜上的埋入绝缘膜和防氧化膜, 除去衬垫氧化膜,在氧化沟槽部分前,各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率,使氧化工序仅仅进行1次,制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。

公开(公告)号：CN1054235C

公开(公告)日：2000-07-05

申请号：CN95117312.X

申请日：1995-09-19

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  守部俊二 ,  加藤久幸 ,  小池淳义 ,  池田修二 ,  西村朝雄

IPC: H01L21/205 ,  H01L21/283 ,  H01L21/22 ,  H01L29/04

CPC classification number: H01L21/02667 ,  C23C16/24 ,  C23C16/45523 ,  C23C16/45561 ,  C23C16/52 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/28035 ,  H01L21/28525 ,  H01L21/28556 ,  H01L29/045 ,  H01L29/4916 ,  H01L29/66757 ,  H01L31/182 ,  H01L2924/0002 ,  Y02E10/546 ,  Y02P70/521 ,  H01L2924/00

Abstract: 一种包含多晶硅薄膜的半导体器件，在这种多晶硅薄膜中硅薄膜的晶粒主要具有圆柱形结构且各个晶粒的晶向几乎为均一的方向。这种膜可以这样制作；在基底薄膜的界面上先淀积一层无掺杂硅薄膜或者先淀积一层杂质层，然后淀积掺杂的硅薄膜，如果需要，接下来进行热处理使之多晶化。

公开(公告)号：CN1249065A

公开(公告)日：2000-03-29

申请号：CN97182025.2

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/28 ,  H01L29/78

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 利用溅射法在晶片的主表面上淀积Co膜,该溅射法采用Co纯度不小于99.99%,较好是99.999%且Fe和Ni的含量不大于10ppm的高纯Co靶。 所淀积的Co膜转变成Co硅化物膜,与MOSFET的栅极、源和漏欧姆接触,具有低电阻且几乎不引起漏电流。

公开(公告)号：CN85109742A

公开(公告)日：1986-07-09

申请号：CN85109742

申请日：1985-11-22

Applicant: 株式会社日立制作所

Inventor： 池田修二 ,  长泽幸一 ,  元吉真 ,  永井清 ,  目黑怜

IPC: H01L21/72 ,  H01L27/04

CPC classification number: H01L29/0847 ,  H01L21/823814 ,  H01L27/0928

Abstract: 在一个共用的工序中形成了P和N沟道MOS场效应晶体管的P和N型源或漏区的一些接触孔以后，通过这些接触孔至少在N型源或漏区以离子注入法注入一种N型杂质。把此N型杂质退火以形成一个比N型源或漏区为深的N型区。在退火处理期间，以一层绝缘薄膜覆盖住此N型源或漏区。

公开(公告)号：CN100511682C

公开(公告)日：2009-07-08

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。

公开(公告)号：CN100382315C

公开(公告)日：2008-04-16

申请号：CN01820204.7

申请日：2001-12-06

Applicant: 株式会社日立制作所

Inventor： 熊谷幸博 ,  太田裕之 ,  三浦英生 ,  大塚文雄 ,  一濑胜彦 ,  池田修二 ,  竹田敏文 ,  尾内亨裕

IPC: H01L27/092

CPC classification number: H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/092

Abstract: 一种半导体器件，具有n沟道型场效应晶体管和p沟道型场效应晶体管，其中该两个晶体管都具有优异的漏电流特性。具有n沟道型场效应晶体管(10)和p沟道型场效应晶体管(30)的半导体器件包括用作涂敷n沟道型场效应晶体管(10)的栅电极(15)的应力控制膜(19)的膜，其膜应力偏移到拉应力。该器件还包括用作涂敷p沟道型场效应晶体管(30)的栅电极(35)的应力控制膜(39)的膜，其膜应力更多的是压应力而不是n沟道型场效应晶体管(10)的膜(19)那样的应力。这样，期望n沟道型和p沟道型晶体管来改善漏电流。因此，整体的特性得到改善。

公开(公告)号：CN1592969A

公开(公告)日：2005-03-09

申请号：CN02823476.6

申请日：2002-11-21

Applicant: 株式会社日立制作所

Inventor： 石塚典男 ,  熊谷幸博 ,  三浦英生 ,  池田修二 ,  竹田敏文 ,  太田裕之

IPC: H01L27/08 ,  H01L27/092 ,  H01L21/762

CPC classification number: H01L29/7846 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/7842

Abstract: 本发明的目的在于提供半导体器件及制造方法，半导体器件具有n沟道型场效应晶体管和p沟道型场效应晶体管，漏极电流特性优良、可靠性高。用于实现该目的的本发明的核心在于，在形成了n沟道型场效应晶体管的有源的槽侧壁上设置氮化硅膜，而且在p沟道型场效应晶体管的有源的槽侧壁上仅在与沟道方向垂直的方向上设置氮化硅膜。根据本发明，可以提供电流特性优良的具有n沟道型场效应晶体管和p沟道型场效应晶体管的半导体器件。

公开(公告)号：CN1516266A

公开(公告)日：2004-07-28

申请号：CN200410003124.1

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/8234 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种制造半导体集成电路器件的方法，包括：在晶片的第一和第二区分别形成第一和第二栅电极图形；在该第一和第二栅电极图形的两侧分别形成第一和第二导电类型的半导体区；分别在第一和第二栅电极图形的侧壁上形成侧壁间隔层，并使硅膜的表面露出；由第一栅电极图形的硅膜形成第一导电类型的第一栅电极，并在其两侧形成第一导电类型的半导体区，由第二栅电极图形的硅膜形成第二导电类型的第二栅电极，在其两侧形成具有高杂质浓度的第二导电类型的半导体区；在晶片的主平面上淀积Co膜；对晶片进行热处理以在第一和第二栅电极的表面和在具有高杂质浓度的第一和第二导电类型的半导体区的表面上形成Co硅化物层；去除Co膜的未反应部分并对晶片进行热处理，以降低Co硅化物层的电阻。