-
公开(公告)号：CN1516195A
公开(公告)日：2004-07-28
申请号：CN03123695.2
申请日：1997-08-05
Applicant: 株式会社日立制作所
IPC: G11C11/413 , H01L27/11
CPC classification number: G11C7/18 , G06F12/0802 , G11C7/065
Abstract: 半导体存储装置，具备有：存储器阵列(BANK1)；连接于读出放大器(104)上的第1全程位线(RGBL)；连接到写入放大器(102)上的第2全程位线(WGBL)；和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全程位线(WGBL)上的选择电路(YSW1)。
-
公开(公告)号：CN1122906C
公开(公告)日：2003-10-01
申请号：CN97199916.3
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的处理器的特征是：在处理器芯片上边具备：执行程序指令串的处理器主电路；切换加在该衬底上的衬底偏置电压的衬底偏压装置；接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后的偏压稳定后，解除处理器主电路的备用，使之重新动作的动作模式控制部分。
-
公开(公告)号：CN1244731A
公开(公告)日：2000-02-16
申请号：CN99111786.7
申请日：1999-08-11
Applicant: 株式会社日立制作所
IPC: H01L27/11 , H01L27/10 , H01L21/8244
CPC classification number: H01L27/105 , H01L27/1052
Abstract: 提高包括SRAM的半导体集成电路器件的存储器的工作裕度。为了将构成SRAM的存储单元的驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth有意地相对地设定为高于SRAM外围电路和如微处理器等逻辑电路的预定MISFET的Vth,与设定预定MISFET的Vth的杂质引入步骤分开进行杂质引入步骤,以设定驱动MISFETQd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth。
-
公开(公告)号：CN101916591B
公开(公告)日：2014-05-07
申请号：CN201010003815.7
申请日：2001-02-08
Applicant: 株式会社日立制作所
IPC: G11C16/08
Abstract: 本发明涉及具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
-
公开(公告)号：CN1171131C
公开(公告)日：2004-10-13
申请号：CN98118772.2
申请日：1998-08-27
Applicant: 株式会社日立制作所
IPC: G06F1/08
CPC classification number: H03L7/0805 , G06F1/10 , H03K3/0231 , H03K3/03 , H03K3/0322 , H03L7/00 , H03L7/0812 , H03L7/0891 , H03L7/0995 , H03L7/18
Abstract: 振荡电路，提供低歪斜和低起伏的时钟信号和时钟分配电路或电路系统。因而可提供高速半导体集成电路装置。振荡器的振荡节点借助于闭合回路的导电布线共同连接。在连接点连接至导电布线，连接点之间的间距为基本相同的导电布线长度，以相同的相位和频率同步振荡。导电布线也可制备成网格状。振荡器为带有连接成环形的倒相器，至少一个倒相器的输出连接至导电布线。振荡器也可是延迟线。
-
Patent Agency Ranking
公开(公告)号：CN1283308A
公开(公告)日：2001-02-07
申请号：CN98812670.2
申请日：1998-12-21
Applicant: 株式会社日立制作所
CPC classification number: H01L27/0207 , G11C5/14 , G11C5/146 , G11C5/147 , H01L27/0928 , H01L27/11807 , H01L2924/0002 , H03K19/0016 , H01L2924/00
Abstract: 为了提供在保持其高质量的同时,能够满足快速工作和低功耗特性的半导体IC装置,例如微处理器等,本发明的半导体IC装置构成为包括:具有形成于半导体衬底上的各晶体管的主电路(LOG),用于控制将加于衬底上的电压的衬底偏置控制电路(VBC),所说主电路包括开关晶体管(MN1和MP1),用于控制将加于衬底上的电压,从衬底偏置控制电路输入的控制信号进入每个开关晶体管的栅,并且所说控制信号反回所说衬底偏置控制电路。
-
公开(公告)号：CN1238047A
公开(公告)日：1999-12-08
申请号：CN97199916.3
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的处理器的特征是：在处理器芯片上边具备：执行程序指令串的处理器主电路；切换加在该衬底上的衬底偏置电压的衬底偏压装置；接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后的偏压稳定后，解除处理器主电路的备用，使之重新动作的动作模式控制部分。
-
公开(公告)号：CN1178377A
公开(公告)日：1998-04-08
申请号：CN97116156.9
申请日：1997-08-05
Applicant: 株式会社日立制作所
IPC: G11C11/413 , H01L27/11
CPC classification number: G11C7/18 , G06F12/0802 , G11C7/065
Abstract: 半导体存储装置,具备有:存储器阵列(BANK1);连接于读出放大器(104)上的第1全程位线(RGBL);连接到写入放大器(102)上的第2全程位线(WGBL);和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全程位线(WGBL)上的选择电路(YSW1)。
-
公开(公告)号：CN100508153C
公开(公告)日：2009-07-01
申请号：CN200410004963.5
申请日：1999-09-09
Applicant: 株式会社日立制作所
IPC: H01L21/66 , H01L21/82 , H01L27/092
CPC classification number: H03K19/0016
Abstract: 一种半导体集成电路装置的测试方法，其特征在于包括：提供具有逻辑电路的上述半导体集成电路装置，上述逻辑电路正常动作时的电源电压为第1电压；向上述逻辑电路的MOS晶体管施加衬底偏置电压，以便升高上述MOS晶体管的阈值电压；向上述逻辑电路施加低于上述第1电压的第2电压，作为上述逻辑电路的电源电压；以及在上述逻辑电路的晶体管处于静止状态时，测量上述半导体集成电路装置的电源电流。
-
公开(公告)号：CN100459132C
公开(公告)日：2009-02-04
申请号：CN99111786.7
申请日：1999-08-11
Applicant: 株式会社日立制作所
IPC: H01L27/11 , H01L27/10 , H01L21/8244
Abstract: 提高包括SRAM的半导体集成电路器件的存储器的工作裕度。为了将构成SRAM的存储单元的驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth有意地相对地设定为高于SRAM外围电路和如微处理器等逻辑电路的预定MISFET的Vth，与设定预定MISFET的Vth的杂质引入步骤分开进行杂质引入步骤，以设定驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.022 seconds)
