公开(公告)号：CN1146959C

公开(公告)日：2004-04-21

申请号：CN97182025.2

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/28 ,  H01L29/78

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 利用溅射法在晶片的主表面上淀积Co膜，该溅射法采用Co纯度不小于99.99%较好是99.999%且Fe和Ni的含量不大于10ppm的高纯Co靶。所淀积的Co膜转变成Co硅化物膜，与MOSFET的栅极、源和漏欧姆接触，具有低电阻且几乎不引起漏电流。

公开(公告)号：CN1516266A

公开(公告)日：2004-07-28

申请号：CN200410003124.1

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/8234 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种制造半导体集成电路器件的方法，包括：在晶片的第一和第二区分别形成第一和第二栅电极图形；在该第一和第二栅电极图形的两侧分别形成第一和第二导电类型的半导体区；分别在第一和第二栅电极图形的侧壁上形成侧壁间隔层，并使硅膜的表面露出；由第一栅电极图形的硅膜形成第一导电类型的第一栅电极，并在其两侧形成第一导电类型的半导体区，由第二栅电极图形的硅膜形成第二导电类型的第二栅电极，在其两侧形成具有高杂质浓度的第二导电类型的半导体区；在晶片的主平面上淀积Co膜；对晶片进行热处理以在第一和第二栅电极的表面和在具有高杂质浓度的第一和第二导电类型的半导体区的表面上形成Co硅化物层；去除Co膜的未反应部分并对晶片进行热处理，以降低Co硅化物层的电阻。

公开(公告)号：CN1249065A

公开(公告)日：2000-03-29

申请号：CN97182025.2

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/28 ,  H01L29/78

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 利用溅射法在晶片的主表面上淀积Co膜,该溅射法采用Co纯度不小于99.99%,较好是99.999%且Fe和Ni的含量不大于10ppm的高纯Co靶。 所淀积的Co膜转变成Co硅化物膜,与MOSFET的栅极、源和漏欧姆接触,具有低电阻且几乎不引起漏电流。

公开(公告)号：CN1174406A

公开(公告)日：1998-02-25

申请号：CN97117377.X

申请日：1997-08-12

Applicant: 株式会社日立制作所 ,  株式会社日立微计算机系统

Inventor： 桥本直孝 ,  竹田敏文 ,  佐佐木恭 ,  松井俊一 ,  三浦弥一郎

IPC: H01L21/8234 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/08

CPC classification number: H01L27/11526 ,  H01L21/28123 ,  H01L21/7684 ,  H01L27/105 ,  H01L27/10852 ,  H01L27/10894 ,  H01L27/11531

Abstract: 为防止存储单元MISFET栅极上导电膜图形化时因过刻蚀而引起外围电路栅极氧化膜的削减,在半导体衬底1主面的存储单元上形成闪速存储器的浮置栅极导电层图形50a之后,在半导体衬底1主面的存储单元和外围电路上形成膜厚(b)比导电层图形50a与栅极氧化膜42之间的台阶高度(a)还大的多晶硅膜52。之后,用CMP法使多晶硅膜52平坦化以消除导电层图形50a上部的多晶硅膜52与栅极氧化膜31,42的上部的多晶硅膜52之间的台阶。