-
公开(公告)号：CN101350345B
公开(公告)日：2012-07-18
申请号：CN200810130350.4
申请日：2008-07-11
Applicant: 株式会社日立制作所
CPC classification number: H01L25/0657 , H01L23/48 , H01L24/06 , H01L24/48 , H01L24/73 , H01L25/18 , H01L2224/0401 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/0651 , H01L2225/06527 , H01L2225/06541 , H01L2225/06562 , H01L2225/06575 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01033 , H01L2924/01047 , H01L2924/01055 , H01L2924/01075 , H01L2924/01082 , H01L2924/1305 , H01L2924/13091 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/30107 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种半导体器件，提供如下这样的技术：在半导体器件中，能够层叠相同设计的多个芯片、废除垫片和中继基板而提高三维耦合的信息传送能力。在封装基板上层叠有第一半导体集成电路(SoC301)、第二半导体集成电路(存储器A302)和第三半导体集成电路(存储器B303)，该第一半导体集成电路具有第一三维耦合电路(三维耦合发送端子组和三维耦合接收端子组)，该第二半导体集成电路具有三维耦合电路和贯通电极(电源贯通孔和接地贯通孔)，该第三半导体集成电路具有三维耦合电路和贯通电极。
-
公开(公告)号：CN101826515B
公开(公告)日：2012-05-30
申请号：CN201010110092.0
申请日：2010-02-02
Applicant: 株式会社日立制作所
IPC: H01L25/00
CPC classification number: H01L25/18 , G11C5/04 , H01L25/0657 , H01L2224/05001 , H01L2224/05009 , H01L2224/0557 , H01L2224/05571 , H01L2224/16145 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2924/00014 , H01L2924/01019 , H01L2924/13091 , H01L2924/00 , H01L2224/05599 , H01L2224/05099
Abstract: 本发明提供一种半导体集成电路器件，能在具有贯通孔的层叠结构的半导体芯片中实现高速的芯片间通信。在层叠为N级的半导体芯片(3001～300N)的贯通孔路径中，在各半导体芯片(3001～300N)内设置循环缓冲电路(301)。例如，由半导体芯片(300N)的输出缓冲电路(107)发送的信号经由各半导体芯片(3001～300N)的循环缓冲电路(301)而传输至半导体芯片(3001)的输入缓冲电路(108)。各循环缓冲电路(301)能够将其输入侧和输出侧的阻抗分离，因此，能减少由寄生于各半导体芯片(3001～300N)的贯通孔路径的寄生电容引起的波形品质的劣化，并能高速传输信号。
-
公开(公告)号：CN101355080B
公开(公告)日：2011-08-17
申请号：CN200810130349.1
申请日：2008-07-11
Applicant: 株式会社日立制作所
CPC classification number: G06F13/4045 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种互连结构技术，其在芯片间利用三维耦合技术收发通过内置于半导体芯片的互连所传送的信息包，从而有效地进行从半导体芯片所装有的IP对另一个半导体芯片所装有的IP的访问。本发明的半导体集成电路，具有发送访问请求的起动器；接收上述访问请求并发送访问响应的目标；对上述访问请求和上述访问响应进行中继的路由器(路由器A105)；以及与外部进行通信的三维耦合电路(三维收发部A1301)，上述三维耦合电路与上述路由器邻接而配置。
-
公开(公告)号：CN101626016B
公开(公告)日：2011-08-10
申请号：CN200910146342.3
申请日：2009-06-24
Applicant: 株式会社日立制作所
IPC: H01L25/065 , H01L23/52 , H01L23/48
CPC classification number: H01L25/18 , H01L23/481 , H01L24/48 , H01L24/73 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/48227 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06531 , H01L2924/00014 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01082 , H01L2924/01094 , H01L2924/15311 , H01L2924/3011 , H01L2224/05599 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明提供一种半导体器件。运算LSI与存储器间的传输逐年增加，要求提高它们之间的通信量、削减通信所涉及的功耗。考虑到层叠这些LSI来削减通信距离的方法。但是在运算LSI与存储LSI的简单层叠中，难以确保对增加的热密度的散热特性、用于对层叠封装外部的高速通信的传输路径特性等。在确保LSI的通用性的同时还需要提高层叠的LSI间的通信性能的连接布局。因此，本发明在半导体封装内向层叠LSI外依次层叠外部通信LSI、存储LSI、运算LSI，用贯通电极连接各LSI间。另外，对层叠的存储LSI的贯通电极输入端子连接多个层叠LSI的输出端子，在层叠的存储LSI的贯通电极输出端子上连接层叠的多个LSI的输入端子，由此在层叠的存储LSI的布线上直接连接外部通信LSI和运算LSI这两者。
-
公开(公告)号：CN101626016A
公开(公告)日：2010-01-13
申请号：CN200910146342.3
申请日：2009-06-24
Applicant: 株式会社日立制作所
IPC: H01L25/065 , H01L23/52 , H01L23/48
CPC classification number: H01L25/18 , H01L23/481 , H01L24/48 , H01L24/73 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/48227 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06531 , H01L2924/00014 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01082 , H01L2924/01094 , H01L2924/15311 , H01L2924/3011 , H01L2224/05599 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明提供一种半导体器件。运算LSI与存储器间的传输逐年增加，要求提高它们之间的通信量、削减通信所涉及的功耗。考虑到层叠这些LSI来削减通信距离的方法。但是在运算LSI与存储LSI的简单层叠中，难以确保对增加的热密度的散热特性、用于对层叠封装外部的高速通信的传输路径特性等。在确保LSI的通用性的同时还需要提高层叠的LSI间的通信性能的连接布局。因此，本发明在半导体封装内向层叠LSI外依次层叠外部通信LSI、存储LSI、运算LSI，用贯通电极连接各LSI间。另外，对层叠的存储LSI的贯通电极输入端子连接多个层叠LSI的输出端子，在层叠的存储LSI的贯通电极输出端子上连接层叠的多个LSI的输入端子，由此在层叠的存储LSI的布线上直接连接外部通信LSI和运算LSI这两者。
-
Patent Agency Ranking
公开(公告)号：CN101462518A
公开(公告)日：2009-06-24
申请号：CN200810185592.3
申请日：2008-12-17
Applicant: 株式会社日立制作所
CPC classification number: G07C5/0816
Abstract: 本发明提供一种车载电子系统以及汽车，以往的大部分的车载LSI没有图像显示装置、扬声器等用于向乘车人通知信息的手段，因此需要能从这些LSI向用户传递信息的机构。为了解决该问题，本发明在由多个LSI板构成的车载系统中，无法直接控制直接图像、声音等的用户接口的LSI(MC1、MC2)经由网络(MCNW、ICNW)向控制用户接口的车载信息控制LSI(IC1)发出向乘车人通知自身的状态的命令，信息控制LSI(IC1)接收该请求并输出消息。LSI和网络具有将与LSI状态信息通知有关的处理的优先度设定成低于机器控制处理的机构，维持机器控制处理的实时性。另外，为了减轻针对LSI状态信息通知的网络负荷，将消息内容本身存储在车载信息处理部的存储器中，仅传递识别消息内容的ID。
-
公开(公告)号：CN101350345A
公开(公告)日：2009-01-21
申请号：CN200810130350.4
申请日：2008-07-11
Applicant: 株式会社日立制作所
CPC classification number: H01L25/0657 , H01L23/48 , H01L24/06 , H01L24/48 , H01L24/73 , H01L25/18 , H01L2224/0401 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/0651 , H01L2225/06527 , H01L2225/06541 , H01L2225/06562 , H01L2225/06575 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01033 , H01L2924/01047 , H01L2924/01055 , H01L2924/01075 , H01L2924/01082 , H01L2924/1305 , H01L2924/13091 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/30107 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种半导体器件，提供如下这样的技术：在半导体器件中，能够层叠相同设计的多个芯片、废除垫片和中继基板而提高三维耦合的信息传送能力。在封装基板上层叠有第一半导体集成电路(SoC301)、第二半导体集成电路(存储器A302)和第三半导体集成电路(存储器B303)，该第一半导体集成电路具有第一三维耦合电路(三维耦合发送端子组和三维耦合接收端子组)，该第二半导体集成电路具有三维耦合电路和贯通电极(电源贯通孔和接地贯通孔)，该第三半导体集成电路具有三维耦合电路和贯通电极。
-
公开(公告)号：CN1295878C
公开(公告)日：2007-01-17
申请号：CN03102313.4
申请日：2003-01-30
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K19/094 , H03K19/003 , H01L27/02
CPC classification number: H03K19/0016
Abstract: 本发明涉及简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑的电路。逻辑电路具有能够根据输入控制信号中断到逻辑门的电源的n沟道型第一晶体管，和能够与由第一晶体管的电源中断操作连锁地将逻辑门的输出节点固定为高电平的p沟道型第二晶体管，并且第一晶体管的阈电压设置成高于作为逻辑门组成部分的晶体管的阈电压。用于中断到逻辑门的电源的装置由第一晶体管来实现，并且用于将逻辑门的输出节点固定为高电平的装置由第二晶体管来实现，从而简化用于当抑止亚阈值电流时固定逻辑门的输出逻辑的电路。
-
公开(公告)号：CN1178377A
公开(公告)日：1998-04-08
申请号：CN97116156.9
申请日：1997-08-05
Applicant: 株式会社日立制作所
IPC: G11C11/413 , H01L27/11
CPC classification number: G11C7/18 , G06F12/0802 , G11C7/065
Abstract: 半导体存储装置,具备有:存储器阵列(BANK1);连接于读出放大器(104)上的第1全程位线(RGBL);连接到写入放大器(102)上的第2全程位线(WGBL);和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全程位线(WGBL)上的选择电路(YSW1)。
-
公开(公告)号：CN101462518B
公开(公告)日：2011-01-12
申请号：CN200810185592.3
申请日：2008-12-17
Applicant: 株式会社日立制作所
CPC classification number: G07C5/0816
Abstract: 本发明提供一种车载电子系统以及汽车，以往的大部分的车载LSI没有图像显示装置、扬声器等用于向乘车人通知信息的手段，因此需要能从这些LSI向用户传递信息的机构。为了解决该问题，本发明在由多个LSI板构成的车载系统中，无法直接控制直接图像、声音等的用户接口的LSI(MC1、MC2)经由网络(MCNW、ICNW)向控制用户接口的车载信息控制LSI(IC1)发出向乘车人通知自身的状态的命令，信息控制LSI(IC1)接收该请求并输出消息。LSI和网络具有将与LSI状态信息通知有关的处理的优先度设定成低于机器控制处理的机构，维持机器控制处理的实时性。另外，为了减轻针对LSI状态信息通知的网络负荷，将消息内容本身存储在车载信息处理部的存储器中，仅传递识别消息内容的ID。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.021 seconds)
