公开(公告)号：CN104425581B

公开(公告)日：2017-09-15

申请号：CN201410061291.5

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备具有第1面和对置于上述第1面的第2面的第1导电型的第1半导体层、和形成在上述第1半导体层的上述第1面上的第2导电型的第2半导体层。进而，上述装置具备形成于上述第1及第2半导体层上且在与上述第1面平行的第1方向上延伸的多个控制电极、和在上述第2半导体层的与上述第1半导体层相反的一侧沿着上述第1方向交替地形成的多个上述第1导电型的第3半导体层及多个上述第2导电型的第4半导体层。进而，上述装置具备在上述第2半导体层的上述第1半导体层侧、或被上述第2半导体层包围的位置上形成的多个上述第1导电型的第5半导体层；上述第5半导体层沿着上述第1方向相互离开而配置。

公开(公告)号：CN103811561B

公开(公告)日：2017-05-24

申请号：CN201310397395.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  三须伸一郎 ,  池田佳子 ,  中村和敏

IPC: H01L29/868

CPC classification number: H01L27/0814 ,  H01L29/083 ,  H01L29/45 ,  H01L29/47 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/861 ,  H01L29/868 ,  H01L29/87

Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

公开(公告)号：CN104299985A

公开(公告)日：2015-01-21

申请号：CN201310722059.7

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏

IPC: H01L29/41

CPC classification number: H01L29/1095 ,  H01L29/0834 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/41

Abstract: 实施方式的半导体装置具备：第一导电型的第一半导体区域，设在第一电极的一部分之上，与第一电极欧姆接触；第一导电型的第二半导体区域，设在第一电极的上述一部分以外的部分上，与第一半导体区域及第一电极接触，其杂质浓度比第一半导体区域的杂质浓度低；第二导电型的第一半导体层，设在第一半导体区域上以及第二半导体区域上；第二导电型的第二半导体层，设在第一半导体层上；第一导电型的第三半导体区域，设在第二半导体层上；第二导电型的第四半导体区域，设在第三半导体区域的一部分之上；第二电极，经由绝缘膜与第二半导体层、第三半导体区域以及第四半导体区域相接；以及第三电极，设在第三半导体区域之上以及第四半导体区域之上。

公开(公告)号：CN103681825A

公开(公告)日：2014-03-26

申请号：CN201310372755.X

申请日：2013-08-23

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏 ,  二宫英彰 ,  末代知子 ,  押野雄一

IPC: H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7397

Abstract: 本发明提供半导体装置。根据一实施方式，半导体装置具备：半导体基板，具有第一及第二主面；多个控制电极，形成于上述半导体基板的上述第一主面所形成的槽的内部，沿与上述第一主面平行的第一方向延伸；多个控制配线，形成于上述半导体基板的上述第一主面上，沿着垂直于上述第一方向的第二方向延伸。上述半导体基板具备：第一导电型的第一半导体层；第二导电型的一个以上的第二半导体层，形成于上述第一半导体层的上述第一主面侧的表面。且上述半导体基板具备：上述第一导电型的一个以上的第三半导体层，形成于上述第二半导体层的上述第一主面侧的表面，沿上述第二方向延伸；上述第二导电型的第四半导体层，形成于上述半导体基板的上述第二主面。

公开(公告)号：CN103681665A

公开(公告)日：2014-03-26

申请号：CN201310375874.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  中村和敏 ,  押野雄一 ,  二宫英彰 ,  池田佳子

IPC: H01L27/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397

Abstract: IGBT区域设在第1电极上，作为IGBT发挥功能。二极管区域设在第1电极上，作为二极管发挥功能。边界区域设在IGBT区域与二极管区域之间，邻接于IGBT区域和二极管区域。第1导电型的集电区层设于IGBT区域及边界区域，在IGBT区域作为IGBT的集电区发挥功能。第2导电型的阴极层与集电区层分开设置在二极管区域，作为二极管的阴极发挥功能。第2导电型的漂移层在IGBT区域、边界区域以及二极管区域中设在集电区层及阴极层的与第1电极相反的一侧。第1导电型的扩散层在边界区域设在漂移层的与第1电极相反的一侧。

公开(公告)号：CN103035692A

公开(公告)日：2013-04-10

申请号：CN201210369229.3

申请日：2012-09-27

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L29/41741 ,  H01L29/0696 ,  H01L29/0839 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明涉及一种半导体装置，包括：具有第1主面的基板；被设成相互平行的多个沟槽；在上述沟槽内借助栅极绝缘膜而设置的栅电极；与上述沟槽相接设置的第1导电型发射层；和在与上述第1导电型发射层对置的一部分具有沿着上述沟槽的长度方向的非接触部，且设于上述第2主面的发射电极。

公开(公告)号：CN100463221C

公开(公告)日：2009-02-18

申请号：CN200510114058.X

申请日：2005-10-18

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  小野升太郎

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66734

Abstract: 一种半导体器件，包括第1导电型的半导体衬底；形成于半导体衬底上的第1导电型的半导体区域；栅电极，其至少一部分位于选择地形成于半导体区域的一部分中的沟槽内，而且其延长的上端部分经台阶部分形成为宽幅；栅极绝缘膜，沿沟槽的壁面，形成于与栅电极之间；第2导电型基层，设置成在半导体区域上隔着所述栅极绝缘膜包围除沟槽底部以外的侧壁；第1导电型源区，邻接于栅极绝缘膜，形成于基层的上面附近的沟槽的外侧；和绝缘膜，形成于栅电极的从沟槽延伸后经台阶部分宽度形成为比沟槽内的宽度宽的上端部分的下面与源区的上面之间的至少一部分，而且其膜厚比沟槽内的栅极绝缘膜的膜厚厚。

公开(公告)号：CN1262019C

公开(公告)日：2006-06-28

申请号：CN02130376.2

申请日：2002-05-09

Applicant: 株式会社东芝

Inventor： 安原纪夫 ,  中村和敏 ,  川口雄介

IPC: H01L29/78

CPC classification number: H01L29/7835 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/4238

Abstract: 本发明的半导体器件包括：形成在半导体衬底表面上的第一导电型的半导体表层；第二导电型源极层；第二导电型漏极层；栅电极；元件侧连接部，与源极层邻接，电阻小于半导体表层，选择地形成在半导体表层上，不到达源极层和漏极层之间的沟道以及半导体衬底；接触侧连接部，与元件侧连接部邻接，电阻小于半导体表层，选择地形成在半导体表层，到达半导体衬底；连接源极层、元件侧连接部和所述接触侧连接部的源电极；位于半导体衬底背面的背面电极。

公开(公告)号：CN1630093A

公开(公告)日：2005-06-22

申请号：CN200410101189.X

申请日：2004-12-20

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  安原纪夫 ,  末代知子 ,  松下宪一 ,  中川明夫

IPC: H01L29/00 ,  H01L29/78 ,  H02M3/00

CPC classification number: H02M3/158 ,  H01L27/0922 ,  H01L29/41758 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7813 ,  H01L29/7835 ,  H01L2924/0002 ,  H02M1/08 ,  H02M7/003 ,  H01L2924/00

Abstract: 本发明提供一种包含功率MOSFET和驱动该晶体管的驱动电路的、适用于高速转换的非绝缘型DC－DC转换器。半导体装置具备高端开关元件、驱动电路和低端开关元件。所述高端开关元件形成于第1半导体基底上，向电流通路的一端提供输入电压，所述电流通路的另一端连接于电感上。所述驱动电路形成于形成所述高端开关元件的所述第1半导体基底上，驱动所述高端开关元件。所述低端开关元件形成于与所述第1半导体基底不同的第2半导体基底上，在漏极上连接电感，向源极提供基准电位。

公开(公告)号：CN1199286C

公开(公告)日：2005-04-27

申请号：CN01132928.9

申请日：2001-09-11

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  川口雄介 ,  中川明夫

IPC: H01L29/78

CPC classification number: H01L27/0262 ,  H01L27/0266 ,  H01L29/7436 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体器件具备：有选择地形成在有源层表面的基极层；有选择地形成在基极层表面的源极层；在有源层表面上离开上述基极层有选择地形成的阳极层；形成在用基极层和阳极层夹着的区域表面的漏极层；形成在用基极层和漏极层夹着的区域的表面的电阻层；经过栅绝缘膜形成在用源极层和有源层夹着的区域的上述基极层上的栅电极，在基极层和源极层的表面上形成源电极，在漏极层和阳极层的表面上形成漏电极。