-
公开(公告)号：CN114496025A
公开(公告)日：2022-05-13
申请号：CN202210068744.1
申请日：2022-01-20
Applicant: 安徽大学
IPC: G11C11/413 , G11C8/14 , G11C7/18 , G11C5/14
Abstract: 本发明公开了一种基于极性加固技术的12T抗辐照SRAM存储单元，包括4个NMOS晶体管和8个PMOS晶体管；内部存储节点I2和I3由P2和P3交叉耦合，外部存储节点I1和I4由N1和N2交叉耦合；P1和P4作为上拉管，P1和P4对I2和I3进行加固，I2和I3全部由PMOS晶体管包围，这构成了极性加固结构；I2通过P7连接到第BLB，I3通过P8连接到BL，I1通过N3连接到BL，I4通过N4连接到BLB，N3和N4由WL控制，P7和P8由WWL控制。本发明能够提高SRAM存储单元的抗单粒子翻转能力，而且可以在牺牲较小单元面积的情况下大幅提高SRAM存储单元写速度，降低了SRAM存储单元的功耗。
-
公开(公告)号：CN114489155A
公开(公告)日：2022-05-13
申请号：CN202210018131.7
申请日：2022-01-07
Applicant: 安徽大学
IPC: G05D3/12 , F21S9/03 , F21V23/00 , H02S20/32 , F21W131/103
Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。
-
公开(公告)号：CN114499372B
公开(公告)日：2025-04-15
申请号：CN202210018095.4
申请日：2022-01-07
Applicant: 安徽大学
Abstract: 本发明公开了一种基于步进电机云台的智能追光系统，包括底部支架、水平步进电机、水平转动支架、竖直步进电机、竖直转动支架、追光模块和控制模块；追光模块包括追光体和光强度传感器；追光体固定在竖直转动支架的顶部；追光体的顶部设有方形盲孔，并且该方形盲孔的四个内壁各设有一组光强度传感器；控制模块获取这四组光强度传感器的光强度数据；当这四组光强度传感器的光强度数据相差大于预设的启动阈值时，认定此时光倾斜照射进所述追光体的方形盲孔内，控制水平步进电机和/或所述竖直步进电机转动，直至这四组光强度传感器的光强度数据相差不大于预设的启动阈值。本发明可以准确地使光源垂直照射太阳能发电板，能够极大地提高太阳能利用率。
-
公开(公告)号：CN114496026B
公开(公告)日：2025-02-14
申请号：CN202210081248.X
申请日：2022-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司 , 合肥海图微电子有限公司
IPC: G11C11/413 , G11C8/14 , G11C7/18 , G11C5/14
Abstract: 本发明公开了一种基于极性加固技术的抗辐照SRAM存储电路，包括八个NMOS晶体管和六个PMOS晶体管，PMOS晶体管P3和P4交叉耦合，NMOS晶体管N3、N4和PMOS晶体管P1、P2作为上拉管，NMOS晶体管N1、N2、N5、N6作为下拉管；两个主存储节点Q与QN通过NMOS晶体管N8与N7分别与位线BL和BLB相连，两个冗余存储节点S1与S0通过PMOS晶体管P6与P5分别与位线BL和BLB相连，NMOS晶体管N7、N8由字线WL控制，PMOS晶体管P5、P6由字线WLB控制。上述电路能够提高SRAM存储单元的稳定性，并提高单元抗单粒子翻转能力。
-
公开(公告)号：CN119172653A
公开(公告)日：2024-12-20
申请号：CN202411451291.6
申请日：2024-10-17
Applicant: 安徽大学
IPC: H04N25/76 , H04N25/772 , H04N25/571
Abstract: 本发明属于CMOS器件领域，具体涉及一种基于前瞻自适应CMS技术的单斜ADC及CIS芯片。其包括连接在像素阵列中每一列上的各个CMS量化模块以及一个动态斜坡生成模块；CMS量化模块包括比较器、计数器、列级判断模块和加减法器。动态斜坡生成模块包括斜坡发生器、斜坡调制模块和全局判断模块。斜坡发生器用于根据接收到的调制信号生成一个对应标准斜坡、全量程斜坡或自适应斜坡的斜坡信号，并发送到对应行的比较器中。全局判断模块用于识别同一行像素单元初级量化结果的最大值和最小值，进而确定次级量化中自适应性斜坡的摆幅区间。斜坡调制模块用于输出能够产生三类斜坡的调制信号。本发明克服了现有单斜ADC难以同时兼顾量化精度和量化时间的问题。
-
Patent Agency Ranking
公开(公告)号：CN119091943A
公开(公告)日：2024-12-06
申请号：CN202411210019.9
申请日：2024-08-30
Applicant: 安徽大学
IPC: G11C11/412 , H10B10/00 , G11C11/418 , G11C11/419 , G11C15/04
Abstract: 本发明属于集成电路技术领域，具体涉及一种10T‑SRAM单元、双通道读与内容寻址的逻辑电路及其芯片。10T‑SRAM单元由P1～P2和N1～N8构成。其中，P1、P2、N1～N4构成6T存储单元，剩余器件构成配置电路。N5和N6的栅极分别连接在6T存储单元中的存储节点Q和QB上；N7和N8的栅极分别接控制信号SL和SR；N5的漏极与N7的源极相连；N8的源极与N6的漏极相连；N5、N6的源极连接在传递信号线TL上，N7、N8的漏极连接在标志信号线ML上。将多个10T‑SRAM阵列排布，同行中相邻单元的TL和ML相连则构成双通道读与内容寻址的逻辑电路。本发明的电路同时具备数据存储，双通道数据读以及内容寻址功能；电路简单却功能强大，可以克服现有电路的效率和功耗缺陷。
-
公开(公告)号：CN119066018A
公开(公告)日：2024-12-03
申请号：CN202411569955.9
申请日：2024-11-06
Applicant: 安徽大学
IPC: G06F15/163 , G06F9/50 , G06F9/52
Abstract: 本发明涉及数据访问技术领域，具体涉及用于异构多核处理器的数据访问系统、方法、程序产品。本发明提供了用于异构多核处理器的数据访问系统，包括：异构多核处理器、目标存储块、寄存器模块。本发明引入了包含计数部、寄存部、锁状态部的寄存器模块，为异构多核处理器对目标存储块的访问提供了硬件基础，能够支持锁操作的快速响应和原子性。本发明考虑到处理核心可能存在的数据竞争以及数据之间的依赖性，通过对处理核心赋予线程序号的方式，并结合寄存器模块设计了管理逻辑，能够有效适应数据竞争、数据依赖的情况，避免不必要的耗时，保证处理核心高效地完成数据访问。
-
公开(公告)号：CN118171621A
公开(公告)日：2024-06-11
申请号：CN202410593517.X
申请日：2024-05-14
Applicant: 安徽大学
IPC: G06F30/367 , H03K19/00 , H03K19/20
Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及基于极性加固的双节点翻转自恢复的锁存器电路、模块。本发明包括上拉管部、下拉管部、信号反相器部、钟控反相器部、传输管部、传输门部。本发明的节点X1、X1b、X2、X2b形成N极性加固，节点X3、X3b形成P极性加固。本发明具备完全的SNU、DNU翻转自恢复能力，并有较低的延迟、较低的功耗、较低的功耗延迟积和较大的临界电荷。本发明的晶体管数量较少，面积开销也较低。本发明解决了现有双节点自恢复的锁存器电路设计存在面积和功耗较大、临界电荷较小的问题。
-
公开(公告)号：CN118132034A
公开(公告)日：2024-06-04
申请号：CN202410243339.8
申请日：2024-03-04
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种乒乓式乘法单元，一个基于乒乓式乘法及重构加法器树的存内计算电路，及其对应的CIM芯片。乒乓式乘法单元将原存算电路中的存储阵列按列划分左右两部分，并利用2个与门以及1个二选一选择器实现根据不同的控制信号；选择其中一个存储阵列中存储的数据作为权重，与Input端口输入的数据相乘，输出乘法运算结果；并允许未被选中的存储阵列在逻辑运算过程中更新权重。存内计算电路则在SRAM的基础上增加乒乓乘法模块、加法器组、数据输入单元、回写单元，以及模式控制模块；进而实现多比特数之间的乘法与乘累加运算。本发明解决现有存算电路无法同步计算和权重更新，不适用于神经网络处理的问题。
-
公开(公告)号：CN116318056A
公开(公告)日：2023-06-23
申请号：CN202310282319.7
申请日：2023-03-20
Applicant: 安徽大学
Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种利用源隔离加固和极性加固的抗辐射Latch电路，以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围，形成极性加固，使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术，使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了C单元，其结构简单还有良好的抗辐射能力，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的抗辐射Latch电路具备完全的抗TNU、DNU、SNU能力，并有较低的延迟、较低的功耗以及较小的面积。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.051 seconds)
