公开(公告)号：CN1206721C

公开(公告)日：2005-06-15

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1272688A

公开(公告)日：2000-11-08

申请号：CN00104745.0

申请日：2000-03-24

Applicant: 因芬尼昂技术北美公司 ,  国际商业机器公司

Inventor： U·格吕宁 ,  J·贝恩特纳 ,  S·哈勒 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  J·维特曼 ,  J·J·韦尔泽

IPC: H01L21/76 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/10864 ,  H01L27/10861

Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上。有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。

公开(公告)号：CN1223464A

公开(公告)日：1999-07-21

申请号：CN98122391.5

申请日：1998-12-04

Applicant: 国际商业机器公司

Inventor： G·B·布龙纳 ,  J·P·甘比诺 ,  C·J·拉登斯 ,  J·A·曼德尔曼 ,  W·R·通蒂

IPC: H01L21/3215 ,  H01L21/3115 ,  H01L21/82

CPC classification number: H01L21/28035 ,  H01L21/82345

Abstract: 提供一种双功函数的掺杂,通过至少各栅结构的一个侧壁,将具有各结构上的自对准绝缘层的所选数目的各栅结构掺杂为第一导电类型,从而提供栅结构阵列,由此使某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。另外,提供一种栅结构阵列,使各栅结构含有于其上部的自对准的绝缘层,其中某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。

公开(公告)号：CN101256978B

公开(公告)日：2010-06-16

申请号：CN200810082602.0

申请日：2008-02-27

Applicant: 国际商业机器公司

Inventor： 许履尘 ,  J·A·曼德尔曼 ,  W·R·通蒂 ,  杨智超

IPC: H01L21/768 ,  H01L23/525

CPC classification number: H01L23/5256 ,  H01L21/76807 ,  H01L21/76892 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

Abstract: 本发明涉及一种电熔丝的制造方法和半导体结构。提供一种结构的制造方法，该方法包括提供一种结构。该结构包括(a)衬底层，(b)在衬底层中的第一熔丝电极，以及(c)在衬底层和第一熔丝电极上的熔丝电介质层。该方法还包括(i)在熔丝电介质层中形成开口，以便第一熔丝电极通过该开口暴露于周围环境，(ii)在该开口的侧壁和底壁上形成熔丝区域，以便将熔丝区域电耦合到第一熔丝电极，以及(iii)在所述形成熔丝区域之后，用电介质材料填充该开口。

公开(公告)号：CN100559591C

公开(公告)日：2009-11-11

申请号：CN200510117557.4

申请日：2005-11-04

Applicant: 国际商业机器公司

Inventor： O·格卢斯陈克夫 ,  M·P·别良斯基 ,  J·A·曼德尔曼 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/28052 ,  H01L21/76897 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种CMOS结构，其中栅极到漏极/源极电容被减小，同时也提供了制造这种结构的不同方法。根据本发明，发现，通过形成其中低k介质材料与栅极导体自对准的CMOS结构可以明显减小栅极到漏极/源极的电容。通过本发明的结构可以看到范围为从30%到大于40%的栅极导体和接触过孔之间的电容的减小。而且，总外部边缘电容(栅极到外部扩散区+栅极到接触过孔)减小了10-18%。本发明的CMOS结构包括至少一个栅极区，所述栅极区包括位于半导体衬底表面上的栅极导体；以及与栅极导体自对准的低k介质材料。

公开(公告)号：CN100499123C

公开(公告)日：2009-06-10

申请号：CN200610108398.6

申请日：2006-08-03

Applicant: 国际商业机器公司

Inventor： J·A·曼德尔曼 ,  W·R·通蒂 ,  R·A·小布思

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/76

CPC classification number: H01L27/092 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/82385 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

Abstract: 通过镶嵌方法在公共衬底上形成具有FinFET＝s和平面器件如MOSFET＝s的半导体结构的方法。利用镶嵌工艺在衬底上形成FinFET的半导体鳍片，其中鳍片生长被中断，以注入离子，随后所述注入的离子转变成将鳍片与衬底电隔离的区域。因为用于形成镶嵌-主体鳍片的掩模也用作注入离子的注入掩模，所以隔离区与鳍片自对准。在形成FinFET以及更具体地形成FinFET的栅极的处理过程中，所述鳍片可以由构图层支撑。通过使FinFET周围的衬底凹入和用介质材料至少部分地填充凹槽的自对准工艺也可以提供围绕FinFET的电隔离。

公开(公告)号：CN101410907A

公开(公告)日：2009-04-15

申请号：CN200780001802.2

申请日：2007-01-10

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  R·迪瓦卡鲁尼 ,  J·A·曼德尔曼 ,  C·J·拉登斯 ,  王耕

IPC: G11C11/24 ,  H01L21/8242

CPC classification number: G11C8/16 ,  G11C11/405 ,  G11C11/4097 ,  H01L27/0207 ,  H01L27/108 ,  H01L27/10861

Abstract: 提供一种包括存储器的集成电路，该存储器在每个存储器单元中具有多个端口，用于在多个存储器单元中的每一个内存取数据位。这样的存储器包括存储器单元阵列，其中每个存储器单元包括连接在一起作为单一电容源的多个电容器(102)。第一存取晶体管(104)耦合在多个电容器中的第一个与第一位线之间，并且第二存取晶体管(106)耦合在多个电容器中的第二个与第二位线之间。在每个存储器单元中，第一存取晶体管的栅极连接至第一字线，并且第二存取晶体管的栅极连接至第二字线。

公开(公告)号：CN100452435C

公开(公告)日：2009-01-14

申请号：CN200610115911.4

申请日：2006-08-17

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  D·奇丹巴尔拉奥 ,  B·J·格林 ,  J·A·曼德尔曼 ,  K·里姆

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/2652 ,  H01L21/02203 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31662 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种MOSFET结构包括平面半导体衬底，栅极介质和栅极。超薄(UT)绝缘体上半导体沟道延伸到衬底的上表面下的第一深度并且与栅极自对准以及横向共同延伸。源极漏极区域在上表面下延伸到比第一深度更深的第二深度，并且与UT沟道区域自对准。第一BOX区域延伸穿过整个结构，并且在上表面下从第二深度垂直延伸到第三深度。在UT沟道区域下面的第二BOX区域的上部与栅极自对准并且横向共同延伸，并且在上表面下从第一深度垂直延伸到第三深度，并且第三深度大于第二深度。

公开(公告)号：CN101221979A

公开(公告)日：2008-07-16

申请号：CN200810002049.5

申请日：2008-01-09

Applicant: 国际商业机器公司

Inventor： S·A·巴特 ,  T·W·戴尔 ,  权五正 ,  J·A·曼德尔曼 ,  杨海宁

IPC: H01L29/06 ,  H01L29/04 ,  H01L29/78 ,  H01L21/308

CPC classification number: H01L21/3086 ,  H01L21/28123 ,  H01L21/3088 ,  H01L21/823807 ,  H01L29/0673 ,  H01L29/1037 ,  H01L29/78

Abstract: 本发明提供了用于在增强性能的MOSFET的半导体衬底上提供多个平行的具有亚光刻宽度的端面化V型槽的结构和方法。使用自对准的自组装材料来构图多个平行的亚光刻线。通过使用在半导体表面上产生晶体端面的各向异性刻蚀，形成多个平行邻接的具有亚光刻槽宽的V型槽。由于V型槽的亚光刻宽度以及随之而来的垂直剖面变化的减小，在为MOSFET提供增强的迁移率的同时，MOSFET的宽度没有受限于后续光刻步骤的聚焦深度或者是BOX层上半导体层的厚度。而且，由于每个端面的狭窄宽度，MOSFET具有良定义的阈值电压。

公开(公告)号：CN101034697A

公开(公告)日：2007-09-12

申请号：CN200710086006.5

申请日：2007-03-07

Applicant: 国际商业机器公司

Inventor： W·R·通蒂 ,  R·A·小布思 ,  J·A·曼德尔曼

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供了一种电编程熔丝结构及其制造方法，其中熔丝具有由长熔丝元件互连的第一端部和第二端部。第一端部的最大宽度大于熔丝元件的最大宽度，并且熔丝具有窄宽度区域，在其处第一端部和熔丝元件连接。窄宽度区域至少部分延伸进所述第一端部并包括第一端部的部分。窄区域中第一端部的宽度小于第一端部的最大宽度以增强那里的电流积聚。在另一方案中，熔丝元件包括限制宽度区域，其中熔丝元件宽度小于其最大宽度以增强那里的电流积聚，并且限制宽度区域的长度小于熔丝元件的总长度。