-
公开(公告)号：CN107967704A
公开(公告)日：2018-04-27
申请号：CN201610914077.9
申请日：2016-10-20
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开了一种FPGA芯片版图连线显示方法，其包含以下步骤：S1、为整个版图的显示预先存储不同显示等级的单元格图片；S2、为每一个显示等级创建一个kdtree；S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；S4、对需要被高亮显示的连线和PIP进行高亮显示。其优点是：可以通过被选中的连线，找到与之相关联的其它段连线及PIP，并进行高亮显示，对于其它连线，不需要刷新，从而提高查询速度，减少内存使用。
-
公开(公告)号：CN107967372A
公开(公告)日：2018-04-27
申请号：CN201610914808.X
申请日：2016-10-20
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 一种FPGA总体布局合法化方法，首先采用整数规划和网络流的方式对宏模块进行合法化，然后采用分级的整数规划的方式对有约束的标准单元进行合法化，最后采用分级的网络流的方式对无约束的标准单元进行合法化。本发明通过分级处理不同类型不同约束的单元模块的合法化，通过小范围的单元移动，在尽量小的破坏总体布局结果的情况下进行合法化操作，确保总体布局的有效性，通过减少局部拥挤度，减少合法化对总体布局的破坏，通过分级的方式很容易扩展合法化框架，合法化布局的效率明显提高。
-
公开(公告)号：CN107230677A
公开(公告)日：2017-10-03
申请号：CN201610170806.4
申请日：2016-03-24
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L27/11517 , H01L27/11521
CPC classification number: H01L27/115
Abstract: 一种NAND闪存的数据单元阵列结构及其制造方法，在半导体衬底上形成鳍部，鳍部包含在竖向上层叠的源极层、沟道层和漏极层，或者包含源极层和漏极层，在鳍部上形成若干叠层结构，叠层结构包含覆盖鳍部顶部和两侧的隧穿介质层、覆盖隧穿介质层顶部和两侧的电荷陷阱层、覆盖电荷陷阱层顶部和两侧的栅介质层和覆盖在所述栅介质层的顶部和两侧的栅极，在鳍部的一端形成连接源极层的串源极，在鳍部的另一端形成连接漏极层的串漏极。本发明具有很好的工艺尺寸持续缩小能力，解决了数据单元读取干扰的问题。数据单元使用了TFET，是一个具有双栅极的器件，开关速度快，关断电流小。数据单元的形成方法与传统FinFET工艺兼容，简化了工艺，减少了工艺成本。
-
公开(公告)号：CN112241384B
公开(公告)日：2022-07-01
申请号：CN201910654694.3
申请日：2019-07-19
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明的一种通用的高速串行差分信号分路电路及方法，包含RX端和多个TX端，RX端的CDR电路包含第一PI模块；至少一个TX端设有与第一PI模块相同的第二PI模块；CDR电路跟踪外部信号频率信息并产生与锁相环输出时钟信号有频差的第一采样时钟且输出相位调整信息；相位调整信息直接反馈给第二PI模块，由锁相环输出时钟信号经第二PI模块而产生的第二时钟跟随第一采样时钟变化，第二时钟经过分频器分频后得到读时钟并传递给缓冲器；第一采样时钟经过串转并模块得到写时钟和写数据并传递给缓冲器；缓冲器输出读数据并经过并转串模块后得到串行数据发送出去。本发明的PCS部分仅有一个缓冲器，少了十几个并行时钟周期时延，时延低；电路结构设计简单；通用性好。
-
公开(公告)号：CN108123709B
公开(公告)日：2021-08-06
申请号：CN201611089171.1
申请日：2016-11-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/0185
Abstract: 输出电路，所述电路包括：钳位电路单元、输出缓冲单元、输出驱动单元；所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接；所述钳位电路单元，适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时，将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案，可以提高输出电路的输出电压的范围，扩大输出电路的适用范围。
-
Patent Agency Ranking
公开(公告)号：CN112992208A
公开(公告)日：2021-06-18
申请号：CN201911310323.X
申请日：2019-12-18
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明提供一种非挥发存储器，包含：若干个存储模块，WL控制电路、BL控制电路、SL控制电路；所述存储模块包含若干个相同的存储单元构成的存储单元阵列；WL控制电路的输入端口连接WL地址信号；同一行存储单元的WL端口形成阵列结构；同一行的WL端口均连接WL控制电路的同一个输出端口；BL控制电路的输入端口连接BL地址信号，同一列存储单元的BL端口均连接BL控制电路的同一个输出端口；SL控制电路的输入端口连接SL地址信号，同一个存储模块的存储单元的SL端口均连接SL控制电路的同一个输出端口。本发明的非挥发存储器在不增加存储阵列面积的情况下，通过分开控制各存储模块的SL端口，防止数据读出错误。
-
公开(公告)号：CN108073740B
公开(公告)日：2021-05-28
申请号：CN201611013354.5
申请日：2016-11-17
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/34 , G06F30/392
Abstract: 一种FPGA详细布局的模拟退火方法，根据合法化布局后形成的初始布局计算模拟退火的初始温度，移动单元模块对当前布局进行优化，根据单元模块移动的接受率，在初始温度基础上对单目标的温度值进行固定比例的迭代调节，采用归一化系数对多目标的目标值进行归一化，采用温度比例系数对经过迭代调节后的单目标温度值进行修正迭代计算，得到多目标的温度值。本发明在单目标优化的基础上，对多目标优化进行了归一化处理和比例系数调节，保证了优化结果的一致性和多目标优化的有效性，消除了传统模拟退火方法中降温策略的不合理对布局的质量和速度造成的影响，调节后的温度更利于布局质量和速度的提高。
-
公开(公告)号：CN107967372B
公开(公告)日：2021-05-28
申请号：CN201610914808.X
申请日：2016-10-20
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/347
Abstract: 一种FPGA总体布局合法化方法，首先采用整数规划和网络流的方式对宏模块进行合法化，然后采用分级的整数规划的方式对有约束的标准单元进行合法化，最后采用分级的网络流的方式对无约束的标准单元进行合法化。本发明通过分级处理不同类型不同约束的单元模块的合法化，通过小范围的单元移动，在尽量小的破坏总体布局结果的情况下进行合法化操作，确保总体布局的有效性，通过减少局部拥挤度，减少合法化对总体布局的破坏，通过分级的方式很容易扩展合法化框架，合法化布局的效率明显提高。
-
公开(公告)号：CN109765987B
公开(公告)日：2020-07-17
申请号：CN201711067134.5
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F1/3296 , G06F15/78
Abstract: 一种可编程芯片电路，包括：功能电路和背偏置电路，所述功能电路包括：一个或者多个相互耦接的功能模块，所述背偏置电路与所述功能模块耦接，适于生成背偏压信号，调节所述功能模块的工作模式，包括：背偏置模块、背偏压信号通道和背偏压信号选择模块，其中：所述背偏置模块，与所述背偏压信号通道耦接，适于生成背偏压信号；所述背偏压信号通道，与所述背偏压信号选择模块耦接，适于合成全局背偏压信号，并输出至所述背偏压信号选择模块；所述背偏压信号选择模块，与所述功能模块耦接，适于根据所述功能模块的性能需求，输出对应的全局背偏压信号，调节所述功能模块的工作模式。应用上述电路，可以通过背偏压信号，调节所述电路的工作模式。
-
公开(公告)号：CN105635873B
公开(公告)日：2019-12-24
申请号：CN201410607972.7
申请日：2014-10-31
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种NFC蓝牙耳机、系统及其控制方法，所述NFC蓝牙耳机包括：蓝牙芯片；与所述蓝牙芯片耦接的NFC芯片，其中：所述蓝牙芯片，适于接收所述智能终端发送的控制指令并转发至所述NFC芯片，接收所述NFC芯片发送的应答信号并转发至所述智能终端，以及接收所述智能终端发送的操作指令并转发至所述NFC芯片；所述NFC芯片，适于在接收所述蓝牙芯片转发的控制指令时，根据所述控制指令切换成对应的工作模式，并向所述蓝牙芯片发送应答信号，以及接收所述蓝牙芯片转发的来自智能终端的操作指令，根据所述操作指令执行对应的操作。采用所述NFC蓝牙耳机、系统及其控制方法，可以使NFC蓝牙耳机的功能多样化。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.038 seconds)
