-
公开(公告)号：CN118350326A
公开(公告)日：2024-07-16
申请号：CN202310074865.1
申请日：2023-01-16
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/343 , G06F30/34
Abstract: 本发明公开一种FPGA电路的加固设计方法，该方法包括：生成对应FPGA器件的电路网表；确定FPGA器件中粒子满足临界电荷条件的线性电子‑空穴对浓度对应的扩散半径；根据所述电路网表和所述扩散半径生成冗余加固方案。利用本发明方案，可以提升FPGA内部核心逻辑资源的可靠性，增强FPGA内部线路的鲁棒性，同时可以减少对电路面积的消耗。
-
公开(公告)号：CN115371539A
公开(公告)日：2022-11-22
申请号：CN202110550660.7
申请日：2021-05-17
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明实施例提供一种耳机及检测耳机佩戴的方法、设备及介质。该方法包括，获取与佩戴辅助传感器对应的第一基准电容值和与佩戴传感器对应的第二基准电容值，接收与手持耳机相关的电容信号而产生第一电容值，并且判断其关于第一基准电容值的第一变化量是否大于第一佩戴辅助阈值，如果为是，则接收与耳机入耳相关的电容信号而产生第二电容值，并且判断其关于第二基准电容值的第二变化量是否大于第一佩戴阈值，如果为是，则接收与手离开耳机相关的电容信号而产生第三电容值，并且判断其关于第一电容值的第三变化量是否小于第二佩戴辅助阈值，如果为是，则确定耳机处于已佩戴状态。本发明实施例的方案可以有效地提高耳机状态的检测准确率。
-
公开(公告)号：CN113836953A
公开(公告)日：2021-12-24
申请号：CN202010513603.7
申请日：2020-06-08
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06K7/10
Abstract: 本申请实施例提供一种标签及其主动负载调制的方法，标签包括：第一天线，其适于接收读卡器发射的电磁场以及发送载波信号；接收模块，其适于从电磁场中恢复读卡器发送的第一时钟信号，第一时钟信号具有第一相位φr；相位调整模块，其适于确定载波信号并且固定载波信号的相位差以使得在读卡器的第二天线处电磁场和载波信号产生最大上升干涉或者最大下降干涉，载波信号包括第二时钟信号和第三时钟信号；调制模块，其适于通过基带信号调制副载波以及通过副载波调制载波信号。本申请实施例的技术方案可以降低产品设计的复杂度，降低功耗。
-
公开(公告)号：CN113764395A
公开(公告)日：2021-12-07
申请号：CN202010485565.9
申请日：2020-06-01
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种闪存芯片模块和闪存芯片模块的封装方法，其中，闪存芯片模块包括：封装载体，包括若干外部共享引脚；位于所述封装载体上的闪存芯片，包括若干第一共享引脚以及若干第一内部引脚，所述第一共享引脚与所述外部共享引脚互连；位于所述封装载体上的应答保护单调计数器芯片，包括若干第二内部引脚，所述第二内部引脚与所述第一内部引脚互连。从而，降低了闪存芯片模块的设计复杂度、封装难度，增加了闪存芯片模块的成品率，并减小闪存芯片模块的功耗。
-
公开(公告)号：CN108470078B
公开(公告)日：2021-12-03
申请号：CN201710099785.6
申请日：2017-02-23
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/327
Abstract: 本发明公开一种基于查找表的FPGA芯片逻辑单元时延建模方法，该方法包含：建立复杂逻辑单元的配置模型；建立复杂逻辑单元的时序路径模型；建立复杂逻辑单元的时序模型。本发明直接建立复杂逻辑单元的时序模型，不用将复杂逻辑单元拆分成简单逻辑单元，然后再STA过程中将简单逻辑的时序累加得到复杂逻辑的时序的过程，节省了拆分和计算过程，提高STA的运行效率。
-
Patent Agency Ranking
公开(公告)号：CN113691251A
公开(公告)日：2021-11-23
申请号：CN202010426940.2
申请日：2020-05-19
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K17/955
Abstract: 本申请实施例提供一种电容式感测设备和感测电容的方法。电容式感测设备包括：电容式传感器，其适于感测接近其的导电物体；开关组，其适于将电容式传感器交替地耦接第一预定电压和参考电容；参考电容，其适于在感测导电物体时与电容式传感器分享电荷；比较器，其具有第一输入端、第二输入端和输出端，第一输入端耦接参考电容，第二输入端耦接参考电压，输出端耦接电荷平衡电路和计数器；电荷平衡电路，其耦接参考电容，并适于在感测导电物体时对参考电容进行充电或放电；计数器，其适于基于比较器输出的第一或第二逻辑电平而计数并且获得计数值。本申请实施例的技术方案有利于感测灵敏度的提高，避免由于感测周期的增大而带来的功耗增加。
-
公开(公告)号：CN108738014B
公开(公告)日：2021-09-21
申请号：CN201710247144.0
申请日：2017-04-14
Applicant: 上海复旦微电子集团股份有限公司
IPC: H04W12/04 , H04W12/041 , H04W12/08
Abstract: 一种无线射频设备、认证服务器、认证系统及安全认证方法。所述无线射频设备包括：密钥存储单元，适于存储原始密钥数据；密钥更新单元，适于在接收到认证服务器发送的认证请求后，对所述原始密钥数据进行更新，得到更新后的密钥数据；编码器，适于对所述更新后的密钥数据进行编码处理，获得对应的辅助数据并发送至认证服务器；第一处理单元，适于在接收到所述认证服务器发送的第一处理数据时，基于所述更新后的密钥数据，对所述第一处理数据进行逆处理，分别获得与第一数据对应的第二数据，以及与第三数据对应的第四数据；第一认证单元，适于基于所述第二数据及第一数据，对所述认证服务器进行认证。应用上述方案，可以提高认证安全性。
-
公开(公告)号：CN112241384A
公开(公告)日：2021-01-19
申请号：CN201910654694.3
申请日：2019-07-19
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明的一种通用的高速串行差分信号分路电路及方法，包含RX端和多个TX端，RX端的CDR电路包含第一PI模块；至少一个TX端设有与第一PI模块相同的第二PI模块；CDR电路跟踪外部信号频率信息并产生与锁相环输出时钟信号有频差的第一采样时钟且输出相位调整信息；相位调整信息直接反馈给第二PI模块，由锁相环输出时钟信号经第二PI模块而产生的第二时钟跟随第一采样时钟变化，第二时钟经过分频器分频后得到读时钟并传递给缓冲器；第一采样时钟经过串转并模块得到写时钟和写数据并传递给缓冲器；缓冲器输出读数据并经过并转串模块后得到串行数据发送出去。本发明的PCS部分仅有一个缓冲器，少了十几个并行时钟周期时延，时延低；电路结构设计简单；通用性好。
-
公开(公告)号：CN106685643B
公开(公告)日：2019-07-19
申请号：CN201510750668.2
申请日：2015-11-07
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种CRT模式下公钥验证的方法及装置。所述方法包括：获取第一私钥s1、第二私钥s2、待验证的公钥e、随机数m和r，其中，1＜m＜s1，s2＝d mod(s1‑1)，d为普通模式下的私钥；根据所述随机数r、第二私钥s2及待验证的公钥e获得第一指数α；对mα进行运算获得第一值y；根据所述第一值y判断所述待验证的公钥e是否为正确的公钥。应用所述方法可以提高应用公钥加密算法的设备的安全性。
-
公开(公告)号：CN109428720A
公开(公告)日：2019-03-05
申请号：CN201710738513.6
申请日：2017-08-24
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种数据加密方法、解密方法、加密系统及解密系统。所述加密方法包括：处理器获取PUF模块初始化产生的第一真实响应数据，基于所述第一真实响应数据得到第一密钥数据，并将所述第一密钥数据发送至加密装置；所述加密装置生成对待加密数据进行加密的加密密钥，利用所述加密密钥对待加密数据进行加密，将加密后的数据存储在第一存储器中；并利用所述第一密钥数据对所述加密密钥进行加密，得到第二密钥数据；第二存储器获取所述第一真实响应数据对应的辅助数据及所述第二密钥数据并进行存储。应用上述方案，可以提高数据的安全性。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.048 seconds)
