功率模块及其制备方法、电器设备

    公开(公告)号:CN112582386A

    公开(公告)日:2021-03-30

    申请号:CN201910925754.0

    申请日:2019-09-27

    Abstract: 本发明提供了一种功率模块及其制备方法、电器设备,该功率模块包括:DBC基板,所述DBC基板包括绝缘陶瓷层以及分别固定在所述绝缘陶瓷层相对两侧的电路层及散热层;设置在所述电路层上的至少一个第一芯片及至少一个第二芯片,且每个第一芯片与所述电路层电连接;镶嵌在所述绝缘陶瓷层并与所述电路层同层设置的印刷电路板;其中,所述印刷电路板与所述至少一个第一芯片电连接,且所述印刷电路板环绕所述至少一个第二芯片并与每个第二芯片电连接。在上述技术方案中,通过采用将印刷电路板镶嵌在DBC基板中用于走线,方便芯片的走线,并且芯片可以通过DBC基板直接散热,提高了散热效果。

    一种向硅衬底扩散铂或金的方法及快恢复二极管制备方法

    公开(公告)号:CN111952156A

    公开(公告)日:2020-11-17

    申请号:CN201910410169.7

    申请日:2019-05-17

    Abstract: 本申请涉及半导体器件制备技术领域,公开一种向硅衬底扩散铂或金的方法及快恢复二极管制备方法,其中,向硅衬底扩散铂或金的方法包括以下步骤:去除硅衬底的主结区域的氧化层;在硅衬底主结区域露出的表面滴上含有铂原子或金原子的六甲基二硅胺烷溶液;将六甲基二硅胺烷溶液旋涂于硅衬底主结区域露出的表面;软烘,使六甲基二硅胺烷溶液变为固态;去除固态六甲基二硅胺烷;对硅衬底进行热退火。上述方法抛弃了现有技术中直流溅射的传统方案,而是将含有铂原子或金原子的六甲基二硅胺烷溶液旋涂于主结区域,经过软烘并去除固态六甲基二硅胺烷后,退火,即可使铂原子或金原子扩散进主结区域内,引入复合中心,达到减小反向恢复时间的目的。

    一种绝缘栅双极型晶体管及其制备方法

    公开(公告)号:CN111261710A

    公开(公告)日:2020-06-09

    申请号:CN201811466031.0

    申请日:2018-12-03

    Abstract: 本发明涉及功率半导体芯片技术领域,公开了一种绝缘栅双极型晶体管及其制备方法,该晶体管中包括衬底,衬底上设有集电极层和器件层,器件层在衬底上的投影包括至少两个相对的侧边与集电极层在衬底上投影的边缘具有设定距离,器件层外表面包覆有介质层,介质层背离器件层一侧形成有发射极键合金属层,集电极层背离衬底一侧位于器件层以外区域内设有集电极键合金属层。上述晶体管中,当对晶体管通电时,电子依次经过发射极键合金属层、器件层、集电极层、集电极键合金属层,实现电流导通,从而电流的通过路径不经过衬底,使得晶体管中可以采用较厚的衬底来承载超薄器件层,不需要采用超薄的减薄工艺和相关的复杂步骤,降低了制造成本以及制造难度。

    一种功率模块封装结构及制作方法

    公开(公告)号:CN110416200A

    公开(公告)日:2019-11-05

    申请号:CN201910589440.8

    申请日:2019-07-02

    Abstract: 本发明涉及电子功率器件技术领域,特别涉及一种功率模块封装结构及制作方法。该功率模块封装结构包括绝缘外壳和基板组件,绝缘外壳封装于基板组件外以至少覆盖基板组件的功能结构部分;基板组件包括第一基板和第二基板;第一基板朝向第二基板的表面设置有功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片;第二基板朝向绝缘外壳的表面设置有功率因数校正驱动芯片、三相逆变驱动芯片以及自举二极管芯片,第二基板朝向第一基板的表面设置有电路层;电路层分别与功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片电性连接。在满足功能要求的基础上缩小了结构占板面积。

    二极管、功率器件、电力电子设备及二极管制作方法

    公开(公告)号:CN107564968A

    公开(公告)日:2018-01-09

    申请号:CN201710831544.6

    申请日:2017-09-15

    Inventor: 曾丹

    CPC classification number: H01L29/861

    Abstract: 本发明公开了一种二极管、功率器件、电力电子设备及二极管制作方法,以简化电力电子设备的电路板结构,使设备易于实现小型化设计。二极管包括第一导电型半导体衬底;位于所述第一导电型半导体衬底第一侧的第一导电型半导体外延层;位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底一侧的第二导电型半导体;位于所述第一导电型半导体衬底第二侧的电阻层;位于所述电阻层远离所述第一导电型半导体衬底一侧的第一金属层。本发明实施例的二极管中集成有电阻层,包含该二极管的功率器件应用到电力电子设备中,电力电子设备的电路板上无需另外设置电阻,从而简化了电路板结构,减小了电路板面积,使电力电子设备易于实现小型化设计。

    一种沟槽型金属氧化物半导体功率器件及其制作方法

    公开(公告)号:CN106571395A

    公开(公告)日:2017-04-19

    申请号:CN201610942673.8

    申请日:2016-10-31

    CPC classification number: H01L29/66621 H01L29/66348 H01L29/7397 H01L29/7827

    Abstract: 本发明公开了一种沟槽型金属氧化物半导体功率器件及其制作方法,在制作时利用同一光罩来同时制作元胞区和截止环的结构,相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作,在保证器件耐压性能的同时,可以减少工艺过程及光罩层数,从而降低生产成本。并且,在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的截止环结构,可以减少在采用光罩利用注入掺杂和扩散推结制作各截止环时,为避免各截止环相互连接时需要在各截止环之间设定较大距离的间隔,有利于在保证终端耐压区性能的同时,缩小终端耐压区所占面积,从而增加器件的有效管芯数量,进一步减低器件成本。

    一种少子寿命控制方法
    27.
    发明授权

    公开(公告)号:CN114256066B

    公开(公告)日:2025-03-21

    申请号:CN202011005223.9

    申请日:2020-09-22

    Abstract: 本申请公开了一种少子寿命控制方法,应用于第一硅晶片,第一硅晶片属于RC‑IGBT,方法包括:向第一硅晶片注入第一离子,得到P型半导体;在P型半导体上淀积阻隔层;从阻隔层上刻蚀出第一区域,并将第一区域作为续流二极管区域,第一区域不具有阻隔层;向第一区域注入第二离子,以在第一区域上形成N型半导体;对形成N型半导体的第一区域进行重金属溅射;采用第一热处理方式,对包含经过重金属溅射的第一区域的所述第一硅晶片进行热处理,以使重金属在第一硅晶片中形成复合中心。由于复合中心可以改变第一硅晶片中少子的复合方式,将少子的复合方式由直接复合变为间接复合,因此,可以有效地减少少子的复合时间从而降低续流二极管的反向恢复时间。

    一种智能功率模块及其制备方法

    公开(公告)号:CN114975128B

    公开(公告)日:2025-03-11

    申请号:CN202110212995.8

    申请日:2021-02-25

    Abstract: 本发明涉及电子器件技术领域,公开了一种智能功率模块及其制备方法,智能功率模块包括基板,基板上设有芯片、多个导电引脚,导电引脚的一端与芯片连接,另一端的端部形成焊接脚;外部引脚框架,外部引脚框架包括多个与多个焊接脚一一对应的引线,引线的一端的端部形成有连接结构;每组相互对应的连接结构和焊接脚中,连接结构包括:连接部、以及位于分别连接部两侧并朝向基板延伸的支撑部,支撑部的排列方向与焊接脚的排列方向相同,两个支撑部之间形成容纳空间,焊接脚位于两个支撑部之间。该智能功率模块中,支撑部隔绝相邻的两个焊接脚,回流焊时,降低相邻焊接脚上的结合材相连而导致短路风险;支撑部起到限位作用,降低焊接点错位风险。

    一种碳化硅功率二极管及其制作方法

    公开(公告)号:CN113140639B

    公开(公告)日:2025-02-21

    申请号:CN202010059519.2

    申请日:2020-01-19

    Abstract: 本发明涉及半导体技术领域,公开一种碳化硅功率二极管及其制作方法,包括:碳化硅衬底;形成于碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区;有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区;N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度;场限环终端区包括多个间隔设置的P+区;形成于至少一个N型区的第一肖特基接触金属;形成于N型碳化硅外延层的阳极金属层,阳极金属层包括阳极金属和第二肖特基接触金属,第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒,用于降低碳化硅功率二极管的正向导通压降。

    一种集成芯片及其制备方法

    公开(公告)号:CN112768446B

    公开(公告)日:2024-12-31

    申请号:CN201910998781.0

    申请日:2019-10-21

    Abstract: 本发明涉及芯片技术领域,公开了一种集成芯片及其制备方法,该集成芯片,包括:晶圆层,晶圆层包括第一单晶硅层、第二单晶硅层以及中间的二氧化硅介质层,第一单晶硅层形成有第一芯片;还包括依次形成于第一单晶硅层上的第一介质层、第一金属部,第一金属部与对应的第一芯片的电连接部之间通过过孔电性连接;还包括依次形成于第二单晶硅层上的第二芯片器件层、第二介质层、第二金属部,第二芯片器件层形成第二芯片,第二金属部与对应的第二芯片的电连接部之间通过过孔电性连接;第二金属部通过过孔与对应的第一金属部电性连接。该集成芯片将相同或不同的多个芯片集成于晶圆的两侧,简化了芯片之间的连接且体积小。

Patent Agency Ranking