-
公开(公告)号：CN109786226A
公开(公告)日：2019-05-21
申请号：CN201811360328.9
申请日：2018-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 半导体装置的形成方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分以桥接蚀刻的第一硬遮罩的间隙；以及采用第二硬遮罩，并对下方层进行工艺。
-
公开(公告)号：CN102074459B
公开(公告)日：2013-05-29
申请号：CN201010208793.8
申请日：2010-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/28026 , H01L21/28008 , H01L21/28123 , H01L21/32139 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种半导体装置的制造方法。此方法包含形成至少一材料层在一基材上；进行一终端裁切(End-Cut)图案化制程以形成位于该至少一材料层之上的一终端裁切图案；转移该终端裁切图案至该至少一材料层；在上述终端裁切图案化制程之后，进行一线性裁切(Line-Cut)图案化制程以形成位于该至少一材料层之上的一线性裁切图案；以及转移该线性裁切图案至该至少一材料层。
-
公开(公告)号：CN101572269B
公开(公告)日：2011-06-29
申请号：CN200810146814.0
申请日：2008-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L21/336
CPC classification number: H01L21/26586 , H01L21/26506 , H01L29/165 , H01L29/6653 , H01L29/66636 , H01L29/7848
Abstract: 本发明公开了源/漏碳注入和RTA退火，预SiGe淀积。还公开了一种阻挡掺杂杂质从应力结构向外扩散的半导体器件系统、结构和源/漏的制造方法。说明性实施例包括半导体衬底、器件、和阻挡源/漏区中掺杂杂质侧壁外扩散的方法。提供具有栅结构、和具有在所述栅结构相对两侧的源和漏的半导体衬底。在所述源和漏的一部分蚀刻凹槽区。在所述凹槽区埋植掺杂的应力结构。将阻挡掺杂杂质并入所述源和漏的其余部分。
-
公开(公告)号：CN102074459A
公开(公告)日：2011-05-25
申请号：CN201010208793.8
申请日：2010-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/28026 , H01L21/28008 , H01L21/28123 , H01L21/32139 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种半导体装置的制造方法。此方法包含形成至少一材料层在一基材上；进行一终端裁切(End-Cut)图案化制程以形成位于该至少一材料层之上的一终端裁切图案；转移该终端裁切图案至该至少一材料层；在上述终端裁切图案化制程之后，进行一线性裁切(Line-Cut)图案化制程以形成位于该至少一材料层之上的一线性裁切图案；以及转移该线性裁切图案至该至少一材料层。
-
公开(公告)号：CN101572269A
公开(公告)日：2009-11-04
申请号：CN200810146814.0
申请日：2008-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L21/336
CPC classification number: H01L21/26586 , H01L21/26506 , H01L29/165 , H01L29/6653 , H01L29/66636 , H01L29/7848
Abstract: 本发明公开了源/漏碳注入和RTA退火，预SiGe淀积。还公开了一种阻挡掺杂杂质从应力结构向外扩散的半导体器件系统、结构和源/漏的制造方法。说明性实施例包括半导体衬底、器件、和阻挡源/漏区中掺杂杂质侧壁外扩散的方法。提供具有栅结构、和具有在所述栅结构相对两侧的源和漏的半导体衬底。在所述源和漏的一部分蚀刻凹槽区。在所述凹槽区埋植掺杂的应力结构。将阻挡掺杂杂质并入所述源和漏的其余部分。
-
Patent Agency Ranking
公开(公告)号：CN100459075C
公开(公告)日：2009-02-04
申请号：CN200610058104.3
申请日：2006-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28
CPC classification number: H01L29/6656 , H01L29/665 , H01L29/6653 , H01L29/7833
Abstract: 本发明是关于一种半导体装置与形成栅极间隔物的方法。该方法包括下列步骤：形成一栅极结构，该栅极结构覆盖于一半导体基底的一栅绝缘层上；形成一衬层于该半导体基底、该栅绝缘层与该栅极结构的露出部上；形成一栅极间隔物材料层于该衬层上；定义该栅极间隔物材料层，以形成该些间隔物；形成一保护层于部分的该衬层、该栅极结构以及该栅极间隔物上；部分移除该保护层，露出该衬层、该栅极结构与该些栅极间隔物的一顶部；施行一第一湿蚀刻制程，大体移除该衬层的露出部；移除该保护层；以及施行一第二湿蚀刻制程，大体移除该衬层的一底部与一顶部。本发明采用保护层保护衬层免于受到湿蚀刻制程的蚀刻。
-
公开(公告)号：CN118983312A
公开(公告)日：2024-11-19
申请号：CN202411013006.2
申请日：2024-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/06 , H01L29/49
Abstract: 本申请的实施例提供了半导体器件及其形成方法。在一个实施例中，半导体器件包括：包括第一半导体材料的下部半导体纳米结构；邻近下部半导体纳米结构的下部外延源极/漏极区，下部外延源极/漏极区具有第一导电类型；包括第二半导体材料的上部半导体纳米结构，第二半导体材料不同于第一半导体材料；以及与上部半导体纳米结构相邻的上部外延源极/漏极区，上部外延源极/漏极区具有第二导电类型，第二导电类型与第一导电类型相反。
-
公开(公告)号：CN110729191B
公开(公告)日：2023-08-29
申请号：CN201811396062.3
申请日：2018-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/28 , H01L27/088
Abstract: 一种方法包括去除伪栅极以在栅极间隔件之间留下沟槽，形成延伸到沟槽中的栅极电介质，在栅极电介质上方沉积金属层，其中，金属层包括延伸到沟槽中的部分，将填充区沉积到沟槽中，其中，金属层具有位于填充区的相对侧上的第一垂直部分和第二垂直部分，回蚀刻金属层，其中，填充区至少比金属层凹进得更少，以及金属层的部分的剩余部分形成栅电极，将介电材料沉积到沟槽中，并且实施平坦化以去除介电材料的多余部分。介电材料的位于沟槽中的部分在栅电极上方形成介电硬掩模的至少部分。本发明的实施例涉及减少金属栅极的回蚀刻中的图案负载。
-
公开(公告)号：CN111261507B
公开(公告)日：2023-03-24
申请号：CN201911126845.4
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/3065 , H01L21/308 , H01L21/311
Abstract: 一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。第一蚀刻在第一层的侧壁的第一部分上形成第一保护层，并且第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与半导体结构相互作用而形成。该方法包括执行第一闪蒸以去除第一保护层的至少一些。
-
公开(公告)号：CN115565880A
公开(公告)日：2023-01-03
申请号：CN202210951697.5
申请日：2022-08-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本公开描述了半导体装置的形成方法，包含形成具有堆叠鳍片部分的鳍片结构于基板上。堆叠鳍片部分包含第一半导体层及第二半导体层，其中第二半导体层包含锗。半导体装置的形成方法更包含蚀刻鳍片结构以形成开口并通过开口以含氟气体蚀刻第二半导体层的一部份。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.029 seconds)
