-
公开(公告)号：CN113394232B
公开(公告)日：2023-09-29
申请号：CN202110126850.6
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
-
公开(公告)号：CN114639726A
公开(公告)日：2022-06-17
申请号：CN202210119369.9
申请日：2022-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/786 , H01L21/336
Abstract: 本申请提供了包括成分渐变栅极电介质的薄膜晶体管及其形成方法。薄膜晶体管可以通过以下步骤来制造：在衬底之上的绝缘层中形成栅极电极；在栅极电极和绝缘层之上形成栅极电介质；在栅极电极之上形成有源层；以及形成源极电极和漏极电极，源极电极和漏极电极与有源层的顶表面的相应部分接触。可以通过将氧原子引入到栅极电介质和有源层中的至少一者的表面区域中来增加栅极电介质和有源层中的相应一者中的表面氧浓度。
-
公开(公告)号：CN113497044A
公开(公告)日：2021-10-12
申请号：CN202110690774.1
申请日：2021-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509
Abstract: 铁电隧道结(FTJ)存储器器件包括：位于衬底上方的底部电极；位于底部电极上面的顶部电极；以及位于底部电极和顶部电极之间的铁电隧道结存储器元件。该铁电隧道结存储器元件包括至少一个铁电材料层和至少一个隧穿介电层。本发明的实施例还涉及铁电隧道结存储器器件的制造方法。
-
公开(公告)号：CN113380828A
公开(公告)日：2021-09-10
申请号：CN202110259186.2
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11597
Abstract: 铁电存储器器件包括多层堆叠件、沟道层、铁电层和除氧层。多层堆叠件设置在衬底上并且包括交替堆叠的多个导电层和多个介电层。沟道层穿透多个导电层和多个介电层。铁电层设置在沟道层与多个导电层和多个介电层之间。除氧层沿着多个导电层的侧壁设置。多个除氧层将铁电层与多个导电层横向分隔开。本发明的实施例还涉及铁电存储器器件的形成方法。
-
公开(公告)号：CN113380823A
公开(公告)日：2021-09-10
申请号：CN202110474606.9
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 提供了具有多层堆叠件的铁电存储器件，该多层堆叠件的布置在衬底上方并且包括交替堆叠的多个导电层与多个介电层。沟道层穿透多个导电层和多个介电层。多个铁电部分离散地布置在沟道层与多个导电层之间。多个铁电部分彼此垂直分隔开一个或多个非零距离。本申请的实施例还涉及形成铁电存储器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN113380820A
公开(公告)日：2021-09-10
申请号：CN202110184564.5
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159
Abstract: 一种存储器单元包括位于半导体衬底上方的薄膜晶体管。该薄膜晶体管包含：接触字线的铁电(FE)材料，该FE材料为含铪化合物，铪化合物包含稀土金属；以及接触源极线和位线的氧化物半导体(OS)层，其中，FE材料设置在OS层和字线之间。本申请的实施例还提供了半导体器件及其形成方法。
-
公开(公告)号：CN112599590A
公开(公告)日：2021-04-02
申请号：CN202010801803.2
申请日：2020-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78
Abstract: 半导体结构包含基材、第一鳍片结构、半导体层、栅极结构以及源极/漏极结构。第一鳍片结构属于一介电质材料，且位于基材上方。第一鳍片结构具有沿着一第一方向延伸的一第一侧壁以及一第二侧壁，且具有相接于第一侧壁与第二侧壁之间的一上表面。半导体层属于一二维材料，且沿着第一方向而至少位于第一鳍片结构的第一侧壁以及第二侧壁上方。栅极结构，邻近于半导体层的一第一部位。源极/漏极结构，邻近于半导体层的一第二部位。
-
公开(公告)号：CN112542509A
公开(公告)日：2021-03-23
申请号：CN202010070601.5
申请日：2020-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/49 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明实施例是有关于一种半导体器件以及其制造方法。本公开实施例提供一种半导体器件，包含衬底、第一多晶材料图案、第一导电元件、第一半导体层以及第一栅极结构。第一多晶材料图案在衬底上方且从衬底向外突出，其中第一多晶材料图案包含第一有源部分和接合到第一有源部分的第一多晶材料部分。第一导电元件在衬底上方，其中第一导电元件包含第一多晶材料部分以及覆盖所述第一多晶材料部分的顶表面和侧壁中的至少一个的第一金属导电部分。第一半导体层在衬底上方并且覆盖第一多晶材料图案的第一有源部分和第一导电元件。第一栅极结构在第一半导体层上方且位于第一有源部分内。
-
公开(公告)号：CN109860170A
公开(公告)日：2019-06-07
申请号：CN201811295405.7
申请日：2018-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/822
Abstract: 集成半导体装置包含第一半导体装置、层间介电层以及第二半导体装置。第一半导体装置具有第一晶体管结构。层间介电层是在第一半导体装置上。层间介电层的厚度实质为10nm至100nm。第二半导体装置是在层间介电层上且具有作为第二晶体管结构的通道层的二维材料层。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.031 seconds)
