-
-
公开(公告)号：CN113488482A
公开(公告)日：2021-10-08
申请号：CN202011635006.8
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159 , H01L27/11595
Abstract: 公开了用于3D存储器阵列的布线布置及其形成方法。在实施例中，一种存储器阵列包括：接触第一字线的铁电(FE)材料；接触源极线和位线的氧化物半导体(OS)层，该FE材料布置在OS层与第一字线之间；接触FE材料的介电材料，该FE材料在介电材料与第一字线之间；在第一字线上方的金属间电介质(IMD)；穿过IMD延伸到第一字线的第一接触件，该第一接触件电耦合到第一字线；延伸穿过介电材料和FE材料的第二接触件；以及将第一接触件电耦合到第二接触件的第一导电线。本发明的实施例还涉及存储器阵列及其形成方法。
-
公开(公告)号：CN113394232A
公开(公告)日：2021-09-14
申请号：CN202110126850.6
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11597
Abstract: 形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
-
公开(公告)号：CN113314432A
公开(公告)日：2021-08-27
申请号：CN202110156779.6
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66 , H01L27/11507
Abstract: 本发明实施例提供一种铁电装置结构。铁电装置结构包括多个铁电电容器的阵列、多个第一金属内连线结构以及多个第二金属内连线结构，多个铁电电容器的阵列位于基板上，多个第一金属内连线结构电性连接铁电电容器的阵列的每一第一电极至埋置于介电材料层中的第一金属垫，多个第二金属内连线结构电性连接铁电电容器的阵列的每一第二电极至埋置于介电材料层中的第二金属垫。第二金属垫及第一金属垫与基板垂直隔有相同的垂直分隔距离。沿着第一水平方向横向延伸的第一金属线路可电性连接第一电极至第一金属垫，沿着第一水平方向横向延伸的第二金属线路可电性连接每一第二电极至第二金属垫。
-
公开(公告)号：CN113488482B
公开(公告)日：2024-04-09
申请号：CN202011635006.8
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了用于3D存储器阵列的布线布置及其形成方法。在实施例中，一种存储器阵列包括：接触第一字线的铁电(FE)材料；接触源极线和位线的氧化物半导体(OS)层，该FE材料布置在OS层与第一字线之间；接触FE材料的介电材料，该FE材料在介电材料与第一字线之间；在第一字线上方的金属间电介质(IMD)；穿过IMD延伸到第一字线的第一接触件，该第一接触件电耦合到第一字线；延伸穿过介电材料和FE材料的第二接触件；以及将第一接触件电耦合到第二接触件的第一导电线。本发明的实施例还涉及存储器阵列及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113488503B
公开(公告)日：2024-02-27
申请号：CN202110511685.6
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件，包括至少一个位线、至少一个字线和至少一个存储器单元。存储器单元包括第一晶体管、多个数据存储元件以及与多个数据存储元件相对应的多个第二晶体管。第一晶体管包括电耦合到字线的栅极、第一源极/漏极和第二源极/漏极。多个数据存储元件中的每个数据存储元件与对应的第二晶体管串联电耦合在第一晶体管的第一源极/漏极与位线之间。本发明的实施例还涉及集成电路器件及其方法。
-
公开(公告)号：CN115867114A
公开(公告)日：2023-03-28
申请号：CN202211014724.2
申请日：2022-08-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一些实施例涉及一种存储器器件及其形成方法。存储器器件包括：晶体管，具有第一源极/漏极(S/D)区和第二S/D区；第一S/D接触件，设置在第一S/D区上方，第一S/D接触件沿着第一方向纵向延伸；第二S/D接触件，设置在第二S/D区上方；第一通孔，着落在第一S/D接触件上，第一通孔沿着不同于第一方向的第二方向纵向延伸；第二通孔，着落在第二S/D接触件上，第一通孔具有沿着第二方向测量的、大于第二通孔的长度；第一导线，连接至第一通孔；第二导线，连接至第二通孔；以及存储器结构，设置在晶体管之上，并且连接至第二导线。
-
公开(公告)号：CN114927542A
公开(公告)日：2022-08-19
申请号：CN202210239339.1
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供一种磁性装置结构。在一些实施例中，结构包括一或多个第一晶体管、设置在一或多个第一晶体管上方的磁性装置、围绕一或多个第一晶体管和磁性装置的多个侧面的多个磁性柱状物、设置在磁性装置上方，并且接触磁性柱状物的第一磁性层以及设置在一或多个第一晶体管下方，并且接触磁性柱状物的第二磁性层。
-
公开(公告)号：CN113488503A
公开(公告)日：2021-10-08
申请号：CN202110511685.6
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件，包括至少一个位线、至少一个字线和至少一个存储器单元。存储器单元包括第一晶体管、多个数据存储元件以及与多个数据存储元件相对应的多个第二晶体管。第一晶体管包括电耦合到字线的栅极、第一源极/漏极和第二源极/漏极。多个数据存储元件中的每个数据存储元件与对应的第二晶体管串联电耦合在第一晶体管的第一源极/漏极与位线之间。本发明的实施例还涉及集成电路器件及其方法。
-
公开(公告)号：CN113394232B
公开(公告)日：2023-09-29
申请号：CN202110126850.6
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.036 seconds)
