-
公开(公告)号：CN104345771A
公开(公告)日：2015-02-11
申请号：CN201410492211.1
申请日：2014-09-23
Applicant: 北京控制工程研究所
IPC: G06F1/12
CPC classification number: G06F11/1461 , G06F11/1464
Abstract: 本发明公开了一种多机热备份计算机初始同步方法，包括以下步骤：热备份计算机接收外部输入的同一个同步时钟信号；各热备份计算机完成初始化工作后即向其他单机发送A信息，A信息内容为本机具备同步工作条件；某热备份计算机收到所有其他热备份计算机发送来A信息，则向其他热备份计算机发送B信息，B信息内容为当下一个同步时钟信号的上升沿到来时，当前热备份计算机即开始工作；当某机收到B信息则其向其他机发送B信息；若某热备份计算机连续N(N为预设值)个同步时钟周期未收到其他机发送来的A信息，则其向其他机发送B信息。采用本发明可实现多机热备份计算机初始同步，提高热备份计算机可靠性和自主运行能力。
-
公开(公告)号：CN103472387A
公开(公告)日：2013-12-25
申请号：CN201310396314.3
申请日：2013-09-04
Applicant: 北京控制工程研究所
IPC: G01R31/3177
Abstract: 本发明公开了一种适用于反熔丝型FPGA的通用在线测试系统及方法，由被测功能模块和在线测试模块两部分组成，二者之间通过可配置位宽的并行总线连接；被测功能模块为需要进行实时检测的功能模块，可以是系统内的任一组成模块；在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块，包含一个或多个子在线测试模块；每个子在线测试模块均由三部分组成，控制模块、内部信号采样分析模块和内部信号结果输出控制模块。本发明具有实现方式简单、资源消耗低、适用范围广、可靠性高的优点。
-
公开(公告)号：CN113859583A
公开(公告)日：2021-12-31
申请号：CN202111094514.4
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种用于火星着陆过程的高容错火工品控制方法，针对火星大气进入着陆过程的大动态、强冲击环境以及严格时序要求，在总线通信方式触发的基础上，提出采用星载计算机硬线直接控制火工品和通过总线消息通知接口控制单元控制火工品的双重冗余火工品控制方法，保证正常情况下星载计算机和接口控制单元都可以按先后时序逻辑及时发出火工品控制指令，从而实现了火工品相关指令的双重冗余控制逻辑，并通过对星载计算机时序测试口的组合触发使用，实现对火工品指令的测试验证。
-
公开(公告)号：CN104572213B
公开(公告)日：2017-11-07
申请号：CN201510036911.4
申请日：2015-01-23
Applicant: 北京控制工程研究所
IPC: G06F9/445
Abstract: 本发明涉及一种星载控制计算机的重构方法，该方法的步骤包括：(1)、对计算机单元的FPGA进行系统划分；(2)、地面控制中心计算机单元的FPGA配置文件；(3)、地面控制中心发送所述FPGA配置文件到数管分系统；(4)、数管分系统将所述FPGA配置文件发送到整星总线上；(5)、计算机单元在当班工作状态下进行重构操作；该方法采用SRAM型FPGA替换原有星载计算机的中央处理器，并在原有星载计算机上设计重构控制电路和重构配置数据存储器与该SRAM型FPGA的配置接口连接，该SRAM型FPGA划分为可重构区和固定区，可以实现星载控制计算机完成在轨重构，使得星载计算机在轨期间能够在地面的控制下，使用上行注入的配置文件实时改变功能。
-
公开(公告)号：CN103677080B
公开(公告)日：2015-08-19
申请号：CN201310646792.5
申请日：2013-12-04
Applicant: 北京控制工程研究所
IPC: G06F1/12
Abstract: 本发明针对空间计算机三机热备份设计的系统同步问题，提出了一种三机热备份的时间同步方法。该方法首先细化三机各自的硬件时钟分辨率，而后在系统运行时利用三机共有的同步信号以及三机各自的硬件时钟信息进行GNC星时的获取，此外设计策略控制三机硬件差异所造成的三机小尺度GNC星时发散问题，保证了GNC星时与数管星时同步。本发明不需要系统硬件为三机提供高精度的时钟信息，减少了应用软件对硬件环境的依赖。我国探月二期GNC系统主控计算机采用了该发明，从而在不做任何硬件改动的情况下，实现了三机星时同步误差在100微秒以下，满足了任务需求。
-
Patent Agency Ranking
公开(公告)号：CN104579313A
公开(公告)日：2015-04-29
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
公开(公告)号：CN104484309A
公开(公告)日：2015-04-01
申请号：CN201410790968.9
申请日：2014-12-18
Applicant: 北京控制工程研究所
IPC: G06F15/78
Abstract: 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
公开(公告)号：CN103684734A
公开(公告)日：2014-03-26
申请号：CN201310557197.4
申请日：2013-11-11
Applicant: 北京控制工程研究所
IPC: H04L7/00
Abstract: 本发明公开了一种热备份冗余计算机时间同步系统及方法，包括时间监测模块，主时间戳通信计算模块和从时间戳通信计算模块；主计算机向从计算机发送同步报文，同步报文中包括发送时间T1；通过时间监测模块监测所述发送时间T1是否正确；当发送时间正确时，从计算机接收到所述同步报文，记录下收到该同步报文的时间Ti后，同时向主计算机发送应答报文；主计算机记录接收到所述应答报文的时间Ti’，并将该时间Ti’发送至从计算机；从计算机根据T1、Ti和Ti’计算时间偏差；从计算机根据所述时间偏差对本地时间进行校正；当发送时间不正确时，将当前的主计算机切换为从计算机，其它计算机切换为主计算机切换。本发明实现简单，减少了外部独立冗余校时硬件开销。
-
公开(公告)号：CN103530196A
公开(公告)日：2014-01-22
申请号：CN201310439347.1
申请日：2013-09-24
Applicant: 北京控制工程研究所
IPC: G06F11/00
Abstract: 一种FPGA单粒子翻转防护方法，采用状态机的方式对FPGA的逻辑状态进行控制，所述的状态机包括一个空闲状态和N个逻辑状态，所述的N个逻辑状态依次转换，每一个逻辑状态都对应FPGA中设定的一个逻辑状态；FPGA上电或者复位完成后，状态机初始处于空闲状态；当设定的FPGA所要跳转的逻辑状态的触发条件不满足时，状态机控制FPGA保持当前的逻辑状态，当设定的FPGA所要跳转的逻辑状态的触发条件满足时，状态机控制FPGA进入对应的逻辑状态；当发生单粒子故障导致FPGA跳转至无效状态或者非设定的下一个逻辑状态时，状态机控制FPGA复位并返回初始状态，等待对下一次触发条件进行判断并对FPGA的逻辑状态进行控制。
-
公开(公告)号：CN203691822U
公开(公告)日：2014-07-02
申请号：CN201320878827.3
申请日：2013-12-27
Applicant: 北京控制工程研究所
Abstract: 一种单、双总线板组合式机箱结构，包括第一外插座板组件（1）、第二外插座板组件（2）、上盖板（3）、左侧板（4）、底板（5）、内总线板组件（6）、右侧板（7）、印制板组件（8、9、10）和前面板（11）。第一外插座板组件（1）包括高频插头（12）、大电流电连接器（13）、第一外插座面板（15）和第一外插座板框架（16）。第二外插座板组件（2）包括第二外插座面板（17）、外总线板（18）、转接电连接器（19）和外电连接器（20）。内总线板组件（6）包括转接电连接器（19）、内总线板框架（21）、内总线板（22）和内电连接器（23）。第一外插座板组件（1）与内总线板组件（6）组成单总线板，第二外插座板组件（2）与内总线板组件（6）组成双总线板。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.022 seconds)
