-
公开(公告)号：CN107768445B
公开(公告)日：2022-05-17
申请号：CN201710469652.3
申请日：2017-06-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/20 , H01L21/336
Abstract: 本发明涉及一种半导体装置及其制造方法，具体地，涉及一种金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III‑V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成外延的III‑V族材料上的氧化物，外延的III‑V族材料包括三种元素。
-
公开(公告)号：CN107527816B
公开(公告)日：2021-09-28
申请号：CN201710446932.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/417
Abstract: 提供了一种用于对鳍式场效应晶体管器件的源极‑漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极‑漏极结构，沟槽足够长以延伸横跨器件的所有源极‑漏极区。导电层形成在源极‑漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分中开口，并且填充有导电材料以形成所述接触件。
-
公开(公告)号：CN109979938A
公开(公告)日：2019-07-05
申请号：CN201811494404.5
申请日：2018-12-07
Applicant: 三星电子株式会社
Inventor： 马克·S·罗德尔 , 博尔纳·奧布拉多维奇 , 达尔门达·帕勒 , 雷维基·森古普塔 , 穆罕默德·阿里·普尔卡迪里
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明涉及一种互补金属氧化物半导体片上系统，包含一系列部分环绕栅极场效应晶体管。每一个部分环绕栅极场效应晶体管包含：鳍，具有沟道区的堆叠；源区和漏区，位于鳍的相对侧上；介电分隔区，包含第一沟道区与第二沟道区之间的介电材料；栅极堆叠，位于鳍上；以及一对侧壁间隔物，位于栅极堆叠的相对侧上。介电分隔区的一部分具有从介电分隔区的外边缘到相应侧壁间隔物的内边缘的长度。部分环绕栅极场效应晶体管中的一个的介电分隔区的部分的长度与部分环绕栅极场效应晶体管中的另一个的介电分隔区的部分的长度不同。也提供一种场效应晶体管和制造互补金属氧化物半导体片上系统的方法。
-
公开(公告)号：CN108878277A
公开(公告)日：2018-11-23
申请号：CN201810432176.2
申请日：2018-05-08
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/10 , H01L29/423 , H01L29/78 , B82Y40/00
Abstract: 一种栅极环绕纳米片场效应晶体管及其制造方法。制造栅极环绕纳米片场效应晶体管的方法包括在衬底上形成堆叠。所述堆叠包括由沟道层与非均匀牺牲区形成的交替排列。所述非均匀牺牲区中的每一者包括上部牺牲层、中间牺牲层及下部牺牲层。所述上部牺牲层及所述下部牺牲层被配置成以第一蚀刻速率进行蚀刻，且所述中间牺牲层被配置成以大于所述第一蚀刻速率的第二蚀刻速率进行蚀刻。
-
公开(公告)号：CN106684000A
公开(公告)日：2017-05-17
申请号：CN201610978958.7
申请日：2016-11-01
Applicant: 三星电子株式会社
Inventor： 洪俊九 , 博尔纳·J·奥布拉多维奇 , 马克·S·罗德尔
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/06
CPC classification number: H01L29/78642 , H01L21/2256 , H01L29/0676 , H01L29/42392 , H01L29/66666 , H01L29/66742 , H01L29/66772 , H01L29/78618 , H01L29/78654 , H01L29/78684 , H01L29/78696 , H01L29/66477 , H01L29/0684 , H01L29/1033 , H01L29/1037 , H01L29/7827
Abstract: 公开了一种制造自对准垂直纳米片场效应晶体管的方法和一种微电子结构。使用反应离子蚀刻在包括多个层的层状结构中对垂直沟槽进行蚀刻，并使用外延工艺用垂直的半导体纳米片填充垂直沟槽。蚀刻掉来自多个层之中的牺牲层并使用涂覆有高介电常数介电材料的导电(例如，金属)栅极层来代替牺牲层。来自所述多个层之中的两个其它层(一个层在栅极层的上方并且一个层在栅极层的下方)被掺杂，并作为用于在垂直半导体纳米片中形成两个PN结的扩散工艺的掺杂剂。
-
Patent Agency Ranking
公开(公告)号：CN104835844A
公开(公告)日：2015-08-12
申请号：CN201410691214.8
申请日：2014-11-26
Applicant: 三星电子株式会社
Inventor： 马克·S·罗德尔 , 博纳·J·奥布拉多维奇 , 罗伯特·C·鲍
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 提供了鳍式场效应晶体管(finFET)半导体装置及其形成方法。该finFET半导体装置可以包括：绝缘层；底部半导体层，位于绝缘层上；沟道鳍，位于底部半导体层上；源区，位于底部半导体层上并与沟道鳍的第一侧相邻；以及漏区，位于底部半导体层上并与沟道鳍的与第一侧相对的第二侧相邻。
-
公开(公告)号：CN108206191B
公开(公告)日：2023-04-18
申请号：CN201711375603.X
申请日：2017-12-19
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奥布拉多维奇 , 帝泰什·拉克西特 , 马克·S·罗德尔
Abstract: 提供一种高密度神经形态计算元件。提供一种用于输入信号的线性组合的模拟计算的用于例如在人工神经元中使用的神经形态装置。神经形态装置提供权重的非易失性编程以及快速评价和编程，并适于作为多个神经形态装置的部分以高密度制造。神经形态装置被实现为具有公共控制栅极接触件(contact)和独立接触的源极‑漏极(SD)区域的闪存类单元的垂直堆叠。单元的垂直堆叠使布局资源能够有效使用。
-
公开(公告)号：CN108878277B
公开(公告)日：2023-04-11
申请号：CN201810432176.2
申请日：2018-05-08
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/10 , H01L29/423 , H01L29/78 , B82Y40/00
Abstract: 一种栅极环绕纳米片场效应晶体管及其制造方法。制造栅极环绕纳米片场效应晶体管的方法包括在衬底上形成堆叠。所述堆叠包括由沟道层与非均匀牺牲区形成的交替排列。所述非均匀牺牲区中的每一者包括上部牺牲层、中间牺牲层及下部牺牲层。所述上部牺牲层及所述下部牺牲层被配置成以第一蚀刻速率进行蚀刻，且所述中间牺牲层被配置成以大于所述第一蚀刻速率的第二蚀刻速率进行蚀刻。
-
公开(公告)号：CN107424929B
公开(公告)日：2021-11-19
申请号：CN201710346507.6
申请日：2017-05-17
Applicant: 三星电子株式会社
Inventor： 王维一 , 马克·S·罗德尔 , 博尔纳·J·奥布拉多维奇 , 达尔门达·雷迪·帕勒 , 洪俊顾
IPC: H01L21/335 , H01L29/775 , H01L29/06 , H01L29/165 , B82Y10/00
Abstract: 提供了一种形成用于半导体器件的纳米片堆叠件的方法，所述方法包括：在底层上形成多个牺牲层和至少一个沟道层的堆叠件，其中，牺牲层与底层接触，每个沟道层与牺牲层中的至少一个接触，牺牲层由SiGe形成，所述至少一个沟道层由Si形成；在所述堆叠件中形成至少一个源极/漏极沟槽区域以暴露SiGe牺牲层的表面和所述至少一个Si沟道层的表面；在湿氧或者臭氧和UV的环境中氧化SiGe牺牲层的暴露的表面和所述至少一个Si层的暴露的表面。
-
公开(公告)号：CN106684000B
公开(公告)日：2021-07-06
申请号：CN201610978958.7
申请日：2016-11-01
Applicant: 三星电子株式会社
Inventor： 洪俊九 , 博尔纳·J·奥布拉多维奇 , 马克·S·罗德尔
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/06
Abstract: 公开了一种制造自对准垂直纳米片场效应晶体管的方法和一种微电子结构。使用反应离子蚀刻在包括多个层的层状结构中对垂直沟槽进行蚀刻，并使用外延工艺用垂直的半导体纳米片填充垂直沟槽。蚀刻掉来自多个层之中的牺牲层并使用涂覆有高介电常数介电材料的导电(例如，金属)栅极层来代替牺牲层。来自所述多个层之中的两个其它层(一个层在栅极层的上方并且一个层在栅极层的下方)被掺杂，并作为用于在垂直半导体纳米片中形成两个PN结的扩散工艺的掺杂剂。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.026 seconds)
