公开(公告)号：CN100373582C

公开(公告)日：2008-03-05

申请号：CN200510028246.0

申请日：2005-07-28

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 吕杭炳 ,  林殷茵 ,  汤庭鳌 ,  陈邦明

IPC: H01L21/70 ,  H01L27/24 ,  H01L45/00 ,  G11C11/56

Abstract: 本发明属于微电子技术领域，具体为一种能够减小写操作电流的纳米相变存储器单元的制备方法。它以自组织或控制工艺流程形成多孔介质，并以此为基础构建纳米相变存储器单元，达到热限制、电限制，同时减小电极接触面积的目的。利用本发明制备的相变存储器，写操作电流小，热量利用率高，功耗小，响应速度快，可提高器件性能。

公开(公告)号：CN101123120A

公开(公告)日：2008-02-13

申请号：CN200710045644.2

申请日：2007-09-06

Applicant: 复旦大学

Inventor： 林殷茵 ,  金钢 ,  陈邦明

IPC: G11C17/08

Abstract: 本发明属于集成电路技术领域，具体涉及一种一次编程存储器及其存储操作方法，在该器件中采用具有多次编程能力的二元或者二元以上的多元金属氧化物作为存储介质。通过施加大小和极性不同的电压于存储介质的两端，来对其进行编程和擦除操作。本发明的存储介质具有多次编程的能力，所以可以对本发明的存储器进行智能擦除和多次编程测试，提高存储器的产品良率和可靠性。本发明的器件具有低功耗、高良率、高容量的阵列块的优点。

公开(公告)号：CN101101960A

公开(公告)日：2008-01-09

申请号：CN200710043707.0

申请日：2007-07-12

Applicant: 复旦大学

Inventor： 林殷茵 ,  陈邦明 ,  尹明 ,  唐立 ,  吕杭炳

IPC: H01L45/00 ,  H01L27/24 ,  G11C11/56

Abstract: 本发明属微电子技术领域，具体是一种可降低复位操作电流的电阻存储器。该电阻存储器在金属氧化物电阻存储薄膜和电极之间，或者两层存储介质之间插入一介质薄膜，该介质薄膜的电阻率在10欧·cm以上，通过所插入介质薄膜产生的热量对电阻存储薄膜加热，从而降低复位操作电流。

公开(公告)号：CN101051670A

公开(公告)日：2007-10-10

申请号：CN200710039648.X

申请日：2007-04-19

Applicant: 复旦大学

Inventor： 林殷茵 ,  傅秀峰 ,  陈邦明

IPC: H01L45/00

Abstract: 本发明属于微电子技术领域，具体为一种以CuxO作为存储介质的RRAM避免forming现象的制备方法，本发明方法是在按常规工艺制备以CuxO作为存储介质的RRAM过程中，在存储介质CuxO薄膜完成以后，将其与含有羟胺成分的稳定溶液接触，处理10～30分钟，将薄膜中的CuO成分还原成Cu2O，从而可以在器件使用前不再需要用一个高于正常操作电压的电压激活过程，即避免了forming现象。

公开(公告)号：CN101042933A

公开(公告)日：2007-09-26

申请号：CN200710039404.1

申请日：2007-04-12

Applicant: 复旦大学

Inventor： 林殷茵 ,  陈邦明 ,  李莹 ,  傅秀峰

IPC: G11C13/00 ,  G11C11/41

Abstract: 本发明属于集成电路技术领域，具体为一种采用金属氧化物作为存储介质的非挥发SRAM及其应用。该非挥发SRAM以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一mmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号。本发明可实现存储信息的非挥发。上述非挥发SRAM可作为编程单元应用于非挥发现场可编程门阵列中。

公开(公告)号：CN1794352A

公开(公告)日：2006-06-28

申请号：CN200510110252.0

申请日：2005-11-10

Applicant: 复旦大学

Inventor： 林殷茵 ,  刘欣 ,  丁益青 ,  李莹 ,  汤庭鳌 ,  陈邦明

IPC: G11C11/34 ,  G11C11/4097 ,  H01L27/24

Abstract: 本发明属于大规模数字集成电路技术领域，具体为一种提高相变存储器存储密度的方法及其实现电路。它通过多个存储单元共享一个选通器件(如二极管、三极管、场效应晶体管等)来减小每个存储单元平均所占的面积。针对一种特殊的存储单元布局形式，采用了“层次位线”的存储器电路体系结构设计，其中，将位线通过多级的多路选择器，最后与读出放大器和写驱动电路相连接，从而提高读写操作的可靠性，减少误操作。

公开(公告)号：CN1253940C

公开(公告)日：2006-04-26

申请号：CN03115373.9

申请日：2003-02-13

Applicant: 复旦大学

Inventor： 林殷茵 ,  汤庭鳌 ,  谢宇涵

IPC: H01L27/00 ,  G11C11/22

Abstract: 本发明涉及一种铁电单管锁存结构以及利用该锁存结构实现的嵌入非易失性逻辑集成电路。铁电单管锁存结构由铁电单管单元、传输门、电阻、倒相器、逻辑门等数字电路基本单元相结合构成，具有锁存数字电路的逻辑状态的功能。将其嵌入大规模集成电路中，可实现整个芯片的逻辑非易失性。

公开(公告)号：CN1734674A

公开(公告)日：2006-02-15

申请号：CN200510026502.2

申请日：2005-06-06

Applicant: 复旦大学 ,  硅存储技术公司

Inventor： 林殷茵 ,  洪洋 ,  刘欣 ,  丁益青 ,  汤庭鳌 ,  陈邦明

IPC: G11C13/00 ,  G11C13/04 ,  G11C7/00 ,  H01L27/10

Abstract: 本发明属大规模数字集成电路技术领域，具体为一种利用对称位线补偿相变存储单元阵列写电流不均匀性的方法。该方法利用一根与原位线相同的连接线，按比例模拟位线的电阻分布，进而对称地补偿原位线分布电阻引起的电压降，以提高写电流的均匀性，同时用分段对称位线补偿方法进一步提高写电流的均匀性，并通过存储单元阵列中相邻列的驱动位线和补偿位线共享以减少存储单元阵列面积。本发明方法没有增加外围电路的规模和复杂性，但获得了远优于位线电流调整方法的补偿效果。