-
公开(公告)号:CN100423283C
公开(公告)日:2008-10-01
申请号:CN200610029177.X
申请日:2006-07-20
Abstract: 本发明属微电子技术领域,具体为一种相变存储器件中新的沟槽结构存储单元。该结构的基本特征是:相变材料分布于沟槽侧壁,不同存储单元共用沟槽底部的下电极和与选通管连通的同一个选通管。它利用相变材料自身的厚度来控制接触面积,在一个方向上突破光刻条件的限制达到纳米尺度。本发明的存储器结构可降低操作电流,并可在不占用额外硅片面积的情况下提高存储密度,降低生产成本。
-
公开(公告)号:CN101241927A
公开(公告)日:2008-08-13
申请号:CN200810034544.4
申请日:2008-03-13
Applicant: 复旦大学
IPC: H01L27/24 , H01L23/522 , H01L21/822 , H01L21/768
Abstract: 本发明属微电子技术领域,具体为一种基于二极管选通的电阻随机存储器件及其制造方法。其选通二极管是通过与CMOS工艺兼容的技术形成于衬底硅中,并与电阻存储单元集成制造形成电阻存储器,存储单元结构简单,相比三极管和场效应管选通的存储器件具有更高的存储密度,同时制造工艺过程相对简单可靠。
-
公开(公告)号:CN101231970A
公开(公告)日:2008-07-30
申请号:CN200810032763.9
申请日:2008-01-17
Applicant: 复旦大学
IPC: H01L21/82 , H01L21/822 , H01L21/84
Abstract: 本发明属于微电子技术领域,具体是一种CuxO电阻存储器与二极管集成的制造方法。CuxO电阻存储器与金属氧化物二极管集成形成于铜互连后端工艺之中,其中利用CuxO存储介质的上表层自对准转变形成二极管的p型的铜的氧化物半导体层。该集成制造方法具有工艺过程简单,并能保证CuxO电阻存储器和二极管的可靠性等特点。
-
公开(公告)号:CN101179091A
公开(公告)日:2008-05-14
申请号:CN200710172173.1
申请日:2007-12-13
Applicant: 复旦大学
IPC: H01L27/24 , H01L23/522 , H01L21/82 , H01L21/768
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明属微电子技术领域,具体为一种可三维堆叠的WOx的电阻随机存储器结构及其制备方法。所述的存储器结构包括:一个选通管和若干个存储单元,存储单元之间通过并联方式与选通管相连并层叠与选通管之上,实现一个选通管控制多个存储单元的结构。本发明可以大大提高存储集成密度。
-
公开(公告)号:CN101159310A
公开(公告)日:2008-04-09
申请号:CN200710047974.5
申请日:2007-11-08
Applicant: 复旦大学
IPC: H01L45/00 , H01L21/82 , H01L21/768
Abstract: 本发明属微电子技术领域,具体是一种CuxO电阻存储器的湿法氧化制备方法以及与铜互联工艺的集成方法。该存储器中,作为存储介质的CuxO用湿法氧化方法制备,具体步骤为用一定浓度(10%到50%)的双氧水溶液,在一定温度(40度到80度)下接触暴露出的Cu引线表面,从而得到存储介质CuxO。本发明方法工艺简单,成本低,无污染,形成的存储介质均匀,且不会引入新的杂质,同时易于与集成电路的铜互连工艺集成。
-
公开(公告)号:CN1976082A
公开(公告)日:2007-06-06
申请号:CN200610147669.9
申请日:2006-12-21
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体是一种采用CuxO作为存储介质的电阻随机可存取存储器的结构及其制备方法。该存储器中,作为存储介质的CuxO位于通孔正下方并深入到下层铜引线内部,下层铜引线是下电极,CuxO上方则通过位于通孔中的铜栓塞与上层铜引线连接,上层铜引线是上电极。CuxO用等离体氧化工艺制作。制备方法与双大马士革铜互连技术兼容。
-
公开(公告)号:CN1838312A
公开(公告)日:2006-09-27
申请号:CN200510027622.4
申请日:2005-07-07
Abstract: 本发明属大规模数字集成电路技术领域,具体为一种相变存储单元阵列写电流的字线电压补偿方法。其中包括步进字线电压补偿和反馈式字线电压补偿两种方式,该方法是利用字线电压对存储单元内选通开关的输出电阻进行调制,使得不同行的选通开关具有不同的等效输出电阻,补偿相应的位线分布电阻,从而提高不同单元写电流的均匀性。
-
-
-
公开(公告)号:CN113884865B
公开(公告)日:2023-12-01
申请号:CN202010624254.6
申请日:2020-07-01
Applicant: 复旦大学
IPC: G01R31/3185 , G01R31/317 , G01R31/3183
Abstract: 本发明属于数字集成电路技术领域,涉及一种D触发器的测试电路及其测试方法。本发明的测试电路用于测试数字集成电路中D触发器的时序信息,其包括延时产生模块、振荡器电路以及路径选择器;其中,延时产生模块包括第一延时路径和第二延时路径,第一延时路径和第二延时路径可被动态地配置以使其输出的第一延时输出信号和第二延时输出信号之间具有可变的延时差;路径选择器用于将相应配置下的第一延时路径和第二延时路径分别接入振荡器电路,以至于分别地形成第一振荡环路和第二振荡环路。本发明的测试电路和测试方法可以消除了测试电路自身的互连线延时和工艺波动对测试结果影响,测试精确度高。
-
-
-
-
-
-
-
-
-